Altera FPGA AI 제품군
Altera FPGA AI 스위트는 FPGA에서 AI 추론 솔루션 생성을 간소화하도록 설계된 포괄적 인 개발 플랫폼입니다. 이 플랫폼은 TensorFlow(텐서플로우) 및 PyTorch(파이토치)와 같이 널리 사용되는 AI 프레임워크 뿐만 아니라 OpenVINO(오픈비노) 툴킷과 완벽하게 통합되어 효율적인 모델 최적화 및 배포를 지원합니다. 이 스위트는 Intel® Quartus Prime 소프트웨어를 활용하여 AI 추론 IP를 FPGA 설계 장치에 쉽게 통합하여 고성능과 낮은 대기 시간을 보장합니다. 또한, Open Model Zoo(오픈 모델 동물)의 폭넓고 다양한 사전 훈련된 모델을 지원하므로 빠르고 쉽게 모델 변환 및 배포할 수 있습니다. 따라서 Altera FPGA AI 스위트는 통신, 데이터 센터 및 산업 자동화와 같은 분야에서 AI 애플리케이션을 위한 FPGA의 기능을 활용하려는 개발자에게 이상적인 선택입니다.특징
- 고성능 - Agilex™ 7 FPGA M-시리즈는 90% FPGA 사용 시 초당 88.5 INT8 TOPS 또는 초당 3679 Resnet-50 프레임의 최대 이론적 성능을 달성할 수 있습니다.
- 손쉬운 시스템 통합으로 총 소유 비용 절감 - AI IP를 다른 시스템 레벨 구성 요소와 통합하여 더 작은 설치 공간, 낮은 전력 및 대기 시간을 달성합니다.
- AI 프런트 엔드 지원 - TensorFlow, 카페, Pytorch, MXNet, Ceras 및 ONNX와 같은 AI 프런트 엔드를 사용합니다.
- 간단하고 표준 흐름 - Quartus Prime 소프트웨어 또는 플랫폼 디자이너를 사용하여 현재 또는 새로운 FPGA 설계 장치에 AI 추론 IP를 생성 및 추가합니다.
- 사전 훈련된 모델에 액세스 - FPGA AI 스위트는 Open Model Zoo(오픈 모델 동물원)의 대부분의 모델을 지원합니다.
- 원활한 사전 훈련 모델 전환 - OpenVINO 툴킷은 대부분의 표준 프레임워크에서 중간 표현으로 모델을 전환합니다.
- 푸시 버튼 최적화 AI IP 생성 - 성능 목표에 최적의 리소스를 제공하기 위해 설계 공간을 사전 훈련된 AI 모델에서 최적의 AI 추론 IP를 원활하게 생성합니다.
- 하드웨어가 없는 초기 모델 검증 - OpenVINO (오픈비노) 플러그인 인터페이스로 AI 추론 IP의 정확한 비트 소프트웨어 에뮬레이션을 사용할 수 있으므로 하드웨어 없이 모델의 정확도를 신속하게 평가할 수 있습니다.
애플리케이션
- 컴퓨터 비전
- 의료 영상 및 진단
- 산업
- 데이터 센터
- 산업 자동화
- 통신
- 군사용
- 브로드캐스트
추론 개발 흐름
이 개발 흐름은 하드웨어 및 소프트웨어 워크플로를 일반적인 엔드-투-엔드 AI 워크플로로 원활하게 결합합니다. 단계는 다음과 같습니다.
1. OpenVINO Model Optimizer는 사전 훈련된 모델을 중간 표현 네트워크 파일(.xml) 및 무게, 바이어스 파일(.bin)로 변환합니다.
2. FPGA AI 스위트 컴파일러는 다음에 사용됩니다.
- 주어진 아키텍처 파일에 대한 예상 영역 또는 성능 측정 지표를 제공하거나 최적화된 아키텍처 파일을 생성합니다. (아키텍처는 PE 어레이의 크기, 정밀, 활성화 기능, 인터페이스 너비, 창 크기 등 추론 IP 매개변수를 가리킵니다.)
- 무게 및 바이어스와 함께 FPGA 및 CPU(또는 둘 다)에 네트워크 파티션을 사용하여 .bin 파일로 네트워크 파일을 컴파일합니다.
3. 컴파일된 .bin 파일은 런타임에 사용자 추론 애플리케이션으로 가져올 수 있습니다. 런타임 애플리케이션 프로그래밍 인터페이스(API)에는 추론 엔진 API(런타임 파티션 CPU 및 FPGA, 일정 추론) 및 FPGA AI(DDR 메모리, FPGA 하드웨어 블록)가 포함됩니다.
4. 레펀런스 설계를 사용하여 호스트 CPU(x86 및 Arm® 프로세서) 뿐 아니라 호스트없는 추론 작업을 지원하여 FPGA에서 .bin을 가져오고 추론을 실행하는 기본적인 작업을 시연할 수 있습니다.
5. FPGA AI 스위트 IP의 소프트웨어 에뮬레이션은 OpenVINO(오픈비노) 플러그인 인터페이스로 액세스할 수 있으므로 하드웨어에 액세스하지 않고 FPGA AI IP의 정확도를 신속하게 평가할 수 있습니다(Agilex™ 5 FPGA만 해당).
