Renesas 8V19N882 RF 샘플링 클록 발생기 및 지터 감쇠기는 JESD204B(서브 클래스 0 및 1) 및 JESD204C를 지원합니다. 2단 PLL 아키텍처는 지터 감쇠 및 주파수 곱셈 기능을 모두 제공합니다. 1단 PLL은 지터 감쇠기이며 최고의 위상 잡음 특성을 위해 외부 VCXO를 사용합니다. 2단에서, 첫 번째 PLL 출력 신호에 PLL 잠금 장치를 사용하여 대상 주파수를 합성합니다. 2단 PLL은 내부 또는 외부 고주파 VCO를 사용할 수 있습니다.
8V19N882는 3/4선 SPI 인터페이스를 통해 구성되며 내부 레지스터 및 GPIO[1:0] 출력을 통해 잠금 및 신호 손실 상태를 보고합니다. 내부 상태 비트 변경 사항은 GPIO 출력을 통해 보고됩니다.
특징
- JESD204B/C를 지원하는 고성능 클록 RF 샘플링 클록 발생기 및 클록 지터 감쇠기
- -144.7dBc/Hz(800kHz 오프셋, 491.52MHz)의 낮은 위상 잡음
- 74fs RMS(12kHz~20MHz, 491.52MHz) 통합 위상 잡음
- 이중 PLL 아키텍처(내부 및 옵션 외부 VCO 포함)
- 총 16개의 출력을 갖는 출력 채널 8개
- 구성 가능한 정수 클록 주파수 분배기
- 최대 3932.16MHz(내부 VCO) 및 6GHz(옵션 외부 VCO) 클록 출력 주파수
- 차동, 저잡음 I/O
- 결정론적 위상 지연 및 통합 위상 지연 회로
- 중복 입력 클록 아키텍처(2개의 입력 및 모니터, 홀드오버 및 입력 스위칭 포함)
- SPI 3/4선 구성 인터페이스
- 1.8V, 2.5V 및 3.3V 공급 전압
- 76-VFQFN(9mm × 9mm) 패키지
- -40~+105°C의 넓은 온도 범위
애플리케이션
- 무선 인프라 응용 분야: 4G, 5G 및 mmWave
- 데이터 수집: 지터에 민감한 ADC 및 DAC 회로
- 레이더, 이미징, 계측기 및 의료 기기
단순 블록 선도
블록 선도(fVCO = 3932.16MHz)
게시일: 2021-03-25
| 갱신일: 2022-03-11

