Zentel DDR3 SDRAM
Zentel DDR3 SDRAM은 8비트 프리페치 파이프라인 방식 아키텍처에 의해 실현되는 고속 데이터 전송이 특징입니다. 이 SDRAM은 클록 주기당 2회의 데이터 전송을 제공하는 더블 데이터 속도 아키텍처를 탑재하고 있습니다. 양방향 차동 데이터 스트로브(DQS 및 /DQS)를 갖추고 있으며 수신기에서 데이터를 수집하기 위한 데이터와 함께 전송/수신됩니다. DQS는 읽기의 경우 데이터와 에지 기준으로 정렬되며, 쓰기의 경우 데이터와 센터 기준으로 정렬됩니다. 차동 클록 입력(CK 및 /CK) DLL은 DQ 및 DQS 전환을 CK 전환과 정렬시킵니다.특징
- 고속 데이터 전송은 8비트 프리페치 파이프라인 방식 아키텍처에 의해 실현됩니다.
- 더블 데이터 속도 아키텍처: 클록 주기당 2회 데이터 전송
- 양방향 차동 데이터 스트로브(DQS 및 /DQS)는 수신기에서 데이터를 수집하기 위한 데이터와 함께 전송/수신됩니다.
- DQS는 읽기의 경우 데이터와 에지 기준으로 정렬되며, 쓰기의 경우 데이터와 센터 기준으로 정렬됩니다.
- 차동 클록 입력(CLK 및 /CK)
- DLL은 DQ 및 DQS 전환을 CK 전환과 정렬시킴
- 데이터 쓰기용 데이터 마스크(DM)
- 더 나은 명령 및 데이터 버스 효율성을 위해 프로그래밍 가능한 추가 대기시간에 의한 CAS 게시
- 더 나은 신호 품질을 위한 ODT(온다이 종단부)
- 동기식 ODT
- 동적 ODT
- 비동기식 ODT
- 명령은 각 포지티브 CK 에지에서 입력되고, 데이터 및 데이터 마스크는 DQS의 양쪽 에지를 기준으로 함
- 사전 정의된 패턴 판독을 위한 MPR(다목적 레지스터)
- DQ 드라이브 및 ODT를 위한 ZQ 보정
- 프로그래밍 가능한 부분 어레이 셀프 리프레시(PASR)
- 파워업 시퀀스 및 리셋 기능을 위한 리셋 핀
- SRT(셀프 리프레시 온도) 범위
- 정상/확장
- ASR(자동 셀프 리프레시)
- 프로그래밍 가능한 출력 드라이버 임피던스 제어
- JEDEC 준수 DDR3/DDR3L
- 로우 해머 없음(무RH): 내부의 감지/차단 회로
View Results ( 32 ) Page
| 부품 번호 | 데이터시트 | 설명 |
|---|---|---|
| A3T2GF40CBF-HPI | ![]() |
DRAM DDR3&DDR3L 2Gb, 128Mx16, 1866 at CL13, 1.35V&1.5V, FBGA-96, Ind. Temp. |
| A3T8GF33BBF-GML | ![]() |
DRAM DDR3L 8Gb, 1024Mx8 (1CS, 1ZQ), 1600 at CL11, 1.35V, FBGA-78 |
| A3T2GF40CBF-HP | ![]() |
DRAM DDR3&DDR3L 2Gb, 128Mx16, 1866 at CL13, 1.35V&1.5V, FBGA-96 |
| A3T1GF30CBF-GM | ![]() |
DRAM DDR3 1Gb, 128Mx8, 1600 at CL11, 1.5V, FBGA-78 |
| A3T1GF30CBF-GMI | ![]() |
DRAM DDR3 1Gb, 128Mx8, 1600 at CL11, 1.5V, FBGA-78, Ind. Temp. |
| A3T1GF30CBF-GML | ![]() |
DRAM DDR3L 1Gb, 128Mx8, 1600 at CL11, 1.35V, FBGA-78 |
| A3T1GF30CBF-GMLI | ![]() |
DRAM DDR3L 1Gb, 128Mx8, 1600 at CL11, 1.35V, FBGA-78, Ind. Temp. |
| A3T1GF40CBF-GM | ![]() |
DRAM DDR3 1Gb, 64Mx16, 1600 at CL11, 1.5V, FBGA-96 |
| A3T1GF40CBF-GMI | ![]() |
DRAM DDR3 1Gb, 64Mx16, 1600 at CL11, 1.5V, FBGA-96, Ind. Temp. |
| A3T1GF40CBF-GML | ![]() |
DRAM DDR3L 1Gb, 64Mx16, 1600 at CL11, 1.35V, FBGA-96 |
게시일: 2021-06-28
| 갱신일: 2022-03-11

