특징
- VHDL 및 Verilog와 같은 기존 HDL에서 설계 입력 지원
- 플러그 앤 플레이 IP 통합 설계 환경을 허용하는 IPI(IP 통합)라는 그래픽 사용자 인터페이스 기반 도구 지원
- Vivado ML 에디션는 타이밍 종료 및 방법론을 위한 내장형 기능을 갖춘 복잡한 FPGA 및 SoC를 위한 동급 최고의 합성 및 구현 기능을 제공합니다.
- 초고속 방법론 보고서(report_methodology)는 Vivado의 기본 흐름으로 제공되며 설계를 분석하고 결과를 분석하며 타이밍을 종료하는 데 도움이 됩니다.
- Vivado의 검증 기능을 통해 설계 기능을 효율적으로 검증할 수 있는 반면, 엔지니어는 포괄적인 디버깅 기능을 통해 복잡한 FPGA 설계 내에서 문제를 효율적으로 찾고 해결할 수 있습니다.
- 설계자는 DFX(동적 기능 교환)를 통해 FPGA 설계의 섹션을 즉시 변경할 수 있음
- 나머지 로직이 계속 작동하는 동안 FPGA로 부분 비트스트림 다운로드
- 동적 기능 교환을 통해 설계자는 더 적거나 작은 장치로 이동하고 전력을 줄이며 시스템을 업그레이드할 수 있음
비디오
인포그래픽
게시일: 2024-05-06
| 갱신일: 2025-09-10

