Texas Instruments SN74ST32864 구성 가능 등록 버퍼
Texas Instruments SN74STU32864 25비트 구성 가능 등록 버퍼는 1:1 또는 14비트 1:2 구성 가능 등록 버퍼로서 1.7~1.9V VCC 작동을 위해 설계되었습니다. 1:1 핀아웃 구성에서 9개의 SDRAM 로드 장치를 구동하기 위해 DIMM당 하나의 장치만 필요합니다. 1:2 핀아웃 구성에서 18개의 SDRAM 로드 장치를 구동하기 위해 DIMM당 2개의 장치가 필요합니다. LVCMOS 재설정(RESET\) 및 LVCMOS 제어(Cn) 입력을 제외한 모든 입력은 SSTL_18입니다. 모든 출력은 종단 처리되지 않은 DIMM 로드 장치에 최적화된 에지 제어 회로로, SSTL_18 사양을 충족합니다. Texas Instruments SN74STU32864는 차동 클록(CLK 및 CLK\)에서 작동합니다. 데이터는 CLK가 상승하고 CLK\가 하강하는 교차점에 등록됩니다.
C0 입력은 레지스터-A 구성(낮은 경우)에서 레지스터-B 구성(높은 경우)까지 1:2 핀아웃의 핀아웃 구성을 제어합니다. C1 입력은 25비트 1:1(낮은 경우)에서 14비트 1:2(높은 경우)까지 핀아웃 구성을 제어합니다. 정상 작동 중에는 C0 및 C1을 전환하지 않아야 합니다. 레지스터를 원하는 모드로 구성하려면 유효한 로우 또는 하이 레벨에 고정 배선해야 합니다. 25비트 1:1 핀아웃 구성에서 A6, D6 및 H6 단자는 낮은 수준으로 구동되므로 사용하지 않아야 합니다.
이 장치는 저전력 대기 작동 기능을 지원합니다. RESET\이 낮으면 차동 입력 수신기가 비활성화되고 비구동(플로팅) 데이터, 클록 및 기준 전압(VREF) 입력이 허용됩니다. 또한, RESET\이 낮으면 모든 레지스터가 재설정되고 모든 출력이 강제로 로우 상태가 됩니다. LVCMOS RESET\ 및 Cn 입력은 항상 유효한 로직 하이 또는 로우 레벨로 유지되어야 합니다. 2개의 VREF 핀(A3 및 T3)은 약 150까지 내부적으로 연결됩니다. 그러나 두 개의 VREF 핀 중 하나만 외부 VREF 전원 공급 장치에 연결해야 합니다. 미사용 VREF 핀은 VREF 커플링 커패시터로 종단 처리해야 합니다.
이 장치는 또한 시스템 칩 선택(DCS\ 및 CSR\) 입력을 모두 모니터링하여 저전력 액티브 작동을 지원하고 DCS\ 및 CSR\ 입력이 모두 하이 상태일 때 Qn 출력이 변화하는 상태를 차단합니다. DCS\ 또는 CSR\ 입력이 로우 상태이면 Qn 출력이 정상적으로 작동합니다. RESET\ 입력은 DCS\ 및 CSR\ 제어보다 우선 시되며 출력을 강제로 낮게 유지합니다. DCS\ 제어 기능이 필요하지 않으면 CSR\ 입력을 접지에 연결할 수 있습니다. 이 경우 DCS에 대한 설정 시간 요구 사항은 다른 D 데이터 입력과 동일합니다. 안정적인 클록이 제공되기 전에 레지스터에서 지정된 출력을 보장하려면 전원 공급 중에 RESET\을 로우 상태로 유지해야 합니다.
특징
- Texas Instruments Widebus+™ 제품군 구성 요소
- 핀아웃이 DDR-II DIMM PCB 레이아웃 최적화
- 25비트 1:1 또는 14비트 1:2 등록 버퍼로 구성 가능
- 칩 선택 입력이 변화하는 상태에서 데이터 출력을 게이트하고 시스템 소비전력을 최소화
- 출력 에지 제어 회로가 종단되지 않은 라인에서 스위칭 잡음 최소화
- SSTL_18 데이터 입력 지원
- 차동 클록(CLK 및 CLK\) 입력
- 제어 및 RESET\ 입력에서 LVCMOS 스위칭 레벨 지원
- RESET\ 입력은 차동 입력 수신기를 비활성화하고, 모든 레지스터를 재설정하며, 모든 출력을 강제로 낮게 유지함
- JESD 78, 클래스 II에 따른 래치 업 성능이 100mA 초과
- JESD 22를 초과하는 ESD 보호
- 5,000V 인체 모델(A114-A)
- 200V 기계 모델(A115-A)
- 1,000V 대전 장치 모델(C101)