Texas Instruments LMK0461x 클록 지터 클리너
Texas Instruments LMK0461x 클록 지터 클리너는 JESD204B를 지원하는 업계 최고 성능의 최저 전력 지터 클리너입니다. 16개의 클록 출력을 구성하면 장치 및 SYSREF 클록을 사용하여 8개의 JESD204B 컨버터 또는 기타 로직 장치를 구동할 수 있습니다. 17번째 출력을 구성하여 PLL2의 신호 또는 외부 VCXO의 복사본을 제공할 수 있습니다. LMK0461x는 완벽하게 통합된 PLL1 및 PLL2 루프 필터, 다수의 통합 LDO, 디지털 및 아날로그 지연 기능이 특징입니다. 이 장치는 또한 3.3V, 2.5V 및 1.8V 출력을 제공하는 유연성과 동시에 여러 SYSREF 도메인을 생성하는 옵션을 갖추고 있습니다. 이러한 기능 덕분에 LMK0461x는 사용하기가 매우 쉽습니다.
특징
- 이중 루프 PLL 아키텍처
- 65-fs RMS 지터(10kHz~20MHz)
- 85-fs RMS 지터(100Hz~20MHz)
- 122.88MHz에서 –165-dBc/Hz 잡음 지수
- JESD204B 지원
- 단일 샷, 펄스 및 연속 SYSREF
- 8 주파수 그룹에서 16개의 차동 출력 클록
- 700mVpp~1,600mVpp 사이로 프로그래밍 가능한 출력 스윙
- 각 출력 쌍을 SYSREF 클록 출력으로 구성 가능
- 16비트 채널 분배기
- 25kHz의 최소 SYSREF 주파수
- 2GHz의 최대 출력 주파수
- 정밀 디지털 지연, 동적 조정 가능
- ½의 디지털 지연(DDLY) × 클록 분배 경로 주파수(최대 2GHz)
- 60-ps 스텝 아날로그 지연
- 50% 듀티 사이클 출력 분배, 1~65535(짝수 및 홀수)
- 4개의 기준 입력
- 홀드오버 모드, 입력 손실 시
- 자동 및 수동 스위치-오버 모드
- 신호 손실(LOS) 감지
- 1.05-W 공칭 소비전력(출력 16개 활성화)
- 1.8V(출력, 입력) 및 3.3V 공급 전압(디지털, PLL1, PLL2_OSC, PLL2 코어)에서 일반적으로 작동
- 완전하게 통합된 프로그래밍 가능 루프 필터
- PLL2
- PLL2 위상 검출기 속도: 최대 250MHz
- OSCin 주파수 이배기
- 통합형 저잡음 VCO
- 내부 전력 컨디셔닝: 122.88MHz 차동 출력을 위해 VDDO에서 -80dBc보다 우수한 PSRR 제공
- 3 또는 4-Wire SPI 인터페이스(4-Wire가 기본값임)
- 산업 주변 온도: –40ºC~+85ºC
- 105°C PCB 온도 지원(열패드에서 측정)
- LMK04616: 10-mm × 10-mm NFBGA-144 패키지(0.8-mm 피치)
애플리케이션
- 무선 인프라 LTE-BTS, 소형 셀, 원격 무선 장치(RRU)
- 데이터 컨버터 및 통합형 송수신기 클로킹
- 네트워킹, SONET/SDH, DSLAM
- 테스트 및 측정
게시일: 2017-09-18
| 갱신일: 2024-05-02