Texas Instruments CD74AC164/CD74ACT1648비트 SIPO 시프트 레지스터
Texas InstrumentsCD74AC164/CD74ACT1648비트 SIPO 시프트 레지스터에는 AND 게이트와 비동기 클리어(CLR)를 통해 연결된 두 개의 직렬 입력(A 및 B)이 있습니다. 이 장치는 입력 데이터 라인을 높게 설정하려면 A와 B 모두에서 높은 신호가 필요하며, 데이터 라인을 낮게 설정하려면 어느 한쪽에서 낮은 신호가 필요합니다. 최소 설정 시간 요건을 충족하는 경우 CLK가 높거나 낮은 상태에서 A와 B의 데이터를 변경할 수 있습니다.
Texas Instruments CD74AC164/CD74ACT164의 CLK 핀은 상승 엣지 트리거되어 LOW에서 HIGH로 전환을 활성화합니다. 포지티브 에지 트리거 발생 시 장치는 (A ● B) 입력 데이터 라인의 결과를 첫 번째 레지스터에 저장하고 각 레지스터의 데이터를 다음 레지스터로 전파합니다. 마지막 레지스터 QH의 데이터는 각 클록 트리거 시 삭제됩니다. CLR 핀에 낮은 신호가 인가되면CD74AC164/CD74ACT164는 모든 레지스터를 즉시 낮은 로직 값으로 설정합니다.
특징
- 버퍼링된 입력
- 6 ns(표준)의 전파 지연(VCC =5 V, TA =25 °C, CL =50 pF에서)
- SCR 래치업 저항 CMOS 공정 및 회로 설계
- 전력 소비를 크게 줄이는 바이폴라 FAST™/AS/S의 속도
- 균형 잡힌 전파 지연
- AC 유형은 1.5V~5.5V 작동과 공급 전압의 30%에서 균형 잡힌 잡음 내성을 제공합니다.
- ±24mA 출력 구동 전류
- 15 FAST™IC로 팬아웃
- 50Ω 전송 라인 구동
기능 블록 선도
관련 개발 도구
Texas Instruments 14-24-LOGIC-EVM 로직 EVM(평가 모듈)
14~24핀 카운트로 모든 TI 로직 리드 소자를 지원하도록 개발된 일반 평가 모듈입니다.
게시일: 2024-12-04
| 갱신일: 2024-12-12