각 ADC 채널은 위상 조화 주파수 호핑을 지원하는 48비트 NCO를 사용하여 4중 대역 DDC(디지털 다운 변환기)에 연결할 수 있습니다. NCO 주파수 제어를 위해 GPIO 핀을 사용하여 1µs 이내에 주파수 호핑을 달성할 수 있습니다. Texas Instruments ADC32RF54 및 ADC32RF55는 최대 13Gbps의 데이터 전송 속도를 사용하여 서브 클래스 1 결정론적 대기 시간을 제공하는 JESD204B 직렬 데이터 인터페이스를 지원합니다. 전력 효율이 높은 ADC 아키텍처는 3Gsps에서 2.1W/ch를 소비하고 더 낮은 샘플링 속도로 전력 스케일링을 제공합니다.
특징
- 14비트, 이중 채널 2.6GSPS~3GSPS ADC
- 잡음 분광 밀도
- NSD = -155.6dBFS/Hz(평균 없음)
- NSD = -158.1dBFS/Hz(평균 2개)
- NSD = -160.4dBFS/Hz(평균 4개)
- 단일 코어(비인터리브) ADC 아키텍처
- 50fs의 조리개 지터
- 낮은 클로즈인 잔류 위상 잡음
- 10kHz 오프셋에서 -127dBc/Hz
- 분광 성능(fIN=1GHz, -4dBFS)
- 내부 평균화 2개
- SNR: 62.3dBFS
- SFDR HD2,3: 63dBc
- SFDR 최악의 스퍼: 85dBFS
- 분광 성능(fIN=1.8GHz, -4dBFS)
- 내부 평균화 2개
- SNR: 63dBFS
- SFDR HD2,3: 68dBc
- SFDR 최악의 스퍼: 86dBFS
- 1.1~1.35Vpp (2dBm~3.5dBm) 입력 풀 스케일
- 10~15 CER(코드 오류율)
- 2.75GHz 최대 전력 입력 대역폭(-3dB)
- JESD204B 직렬 데이터 인터페이스
- 최대 레인 속도: 13Gbps
- 서브 클래스 1 결정론적 대기 시간 지원
- 디지털 강압 컨버터
- ADC 채널당 최대 4개의 DDC
- 복잡한 출력(4~128x 데시메이션)
- 48 비트 NCO 위상 일관 주파수 호 핑
- 1us 미만의 빠른 주파수 호 핑
- 2.6W/채널(2x AVG) 전력 소비
- 1.8V, 1.2V 전원장치
애플리케이션
- 위상 배열 레이더
- 스펙트럼 분석기
- SDR(소프트웨어 정의 무선 장치)
- 전자전
- 고속 디지타이저
- 케이블 인프라
- 통신 인프라
블록 선도
게시일: 2023-10-13
| 갱신일: 2025-02-24

