특징
- 고성능 e200z0h 듀얼 코어
- 32비트 전원 아키텍처 기술 CPU
- 80MHz의 높은 코어 주파수
- 단일 이슈 4단계 파이프라인 순서 실행 코어
- VLE(가변 길이 인코딩)
- 최대 544KB(512KB 코드 + 32KB 데이터, EEPROM 에뮬레이션에 적합) 온칩 플래시 메모리: 프로그래밍 및 삭제 중 읽기 지원
- 작업 및 EEPROM 에뮬레이션을 허용하는 다중 블록
- 최대 48KB 온-칩 다목적 SRAM
- 16개 채널이 있는 다중 채널 직접 메모리 액세스 컨트롤러(록 스텝에서 eDMA 페어링)
- 주변기기를 위한 안정적인 클록 도메인 및 전산 셀용 FM 변조 도메인을 갖춘 이중 위상 고정 루프
- Nexus 클래스 3 디버깅 및 추적 인터페이스
- 통신 인터페이스:
- LINFlexD 모듈 2개
- DSPI(Deserial Serial Peripheral Interface) 모듈 3개
- 각각 32개의 메시지 버퍼가 있는 FlexCAN 인터페이스 최대 2개
- 부팅 지원 플래시(BAF)가 내장된 온칩 CAN/UART 부트스트랩 로더입니다. PHY(물리 인터페이스):
- UART
- CAN
- 고급 12비트 SAR 아날로그 컨버터 2개:
- 변환 시간(12MHz): 1.5μs
- 16개의 물리적 채널(2개의 SARADC 장치 간에 완전히 공유됨)
- 슈퍼바이저 ADC 개념
- 프로그래밍 가능 CTU(교차 트리거링 장치)
- 4개의 범용 eTimer 장치(각각 채널 6개)
- 단일 3.3V 또는 5V 전압 공급
- 접합 온도 범위: -40~150°C
- 포괄적인 신세대 ASILD 안전 개념:
- 지연 록스텝 접근 방식에 의한 버스 마스터의 안전성(코어+INTC, DMA)
- 주로 ECC로 스토리지 안전성(플래시, SRAM)
- 주로 엔드-투-엔드 EDC(E2E EDC)를 통해 스토리지 및 주변기기에 대한 데이터 경로 안전성 확보
- 전용 모니터를 통해 감시되는 클록 및 전력, 생성 및 분배
- 오류 알림에 대한 수집 및 대응을 위한 FCCU(오류 수집 및 제어 장치)
- 메모리에 오류 이벤트를 수집하고 보고하기 위한 MEMU(메모리 오류 관리 장치)
- MBIST 및 LBIST 부팅 시간
- 오류
- 전용 메커니즘을 통한 안전 메커니즘 가용성 및 오류 대응 경로 기능 확인
- 복제된 주변기기 브리지 및 LBIST에 의해 지원되는 애플리케이션 레벨 측정에 의한 주변기기 안전성 확보
- 전용 주변기기에 대한 추가 조치(예: ADC 슈퍼바이저)
- 접합 온도 센서
- 프로세스 ID 지원(작업 분리) 기능이 있는 8개 영역 SMPU(시스템 메모리 보호 장치)
- 향상된 SW 감시
- 순환 중복 검사(CRC) 유닛
SPC570S MCU 블록 선도
게시일: 2016-03-16
| 갱신일: 2022-03-11

