특징
- 100fs RMS 미만의 지터(10kHz ~ 20MHz)
- 동기식 이더넷/OTN(EEC/OEC)용 ITU-T G.8262 및 향상된 동기식 이더넷/OTN(eEEC/eOEC)용 ITU-T G.8262.1을 준수합니다.
- DPLL(디지털 Pll)로 선택적으로 조절할 수 있는 분수 피드백 APLL( 아날로그 PLL)로 구성된 PLL 코어
- 25~80MHz 크리스털 또는 XO에서 작동
- 입력/크리스털 주파수와 독립적인 APLL 주파수
- 주파수 합성기, 지터 감쇠기, 동기 장비 슬레이브 클럭 또는 DCO(디지털 제어 발진기)로 작동합니다.
- 0.1Hz~12kHz에서 프로그래밍 가능한 DPLL 루프 필터
- 튜닝 세분성이 1ppb 미만인 DCO
- 외부 종단 장치 없이 HCSL, LVDS 또는 2개의 LVCMOS를 지원하는 프로그래밍 가능 입력 버퍼
- 1MHz~800MHz 입력 주파수(LVCMOS의 경우 250MHz)
- 기준 모니터는 입력 클록 인증/비활성화
- 프로그래밍 가능 상태 출력
- 차동 4개/LVCMOS 출력 4개
- 10MHz~1GHz 모든 주파수(LVCMOS의 경우 180MHz)
- 프로그래밍 가능 출력 버퍼는 HCSL(DC 결합), LVDS/LVPECL/CML(AC 결합) 또는 LVCMOS 2개를 지원합니다.
- 400~800mV 중에서 선택 가능한 차동 출력 스윙
- 100ps 단계로 개별적으로 조절 가능한 출력 클록 위상
- 출력 활성화 입력(프로그래밍 가능 효과 제공)
- 최대 1MHz I2C 또는 최대 20MHz SPI 직렬 프로세서 포트 지원
- 최대 4개의 서로 다른 구성을 갖춘 내부 고객 정의 가능 OTP(일회성 프로그래밍 가능) 메모리를 통해 재설정 후 자동으로 구성 가능
추가 리소스
레이아웃
게시일: 2023-10-04
| 갱신일: 2023-10-23

