특징
- 고정 피드백 경로 0ps(입력-출력 지연 제공)
- 여러 장치가 동일한 SMBus 세그먼트를 공유할 수있는 선택 가능한 SMBus 주소 9개
- 8개의 전용 OE# 핀(하드웨어 출력 제어)
- PLL 또는 바이패스 모드 PLL이 입력 클록을 디지터링할 수 있음
- 선택 가능한 PLL BW(대역폭)으로 다운스트림 PLL에서 지터 피크 발생 최소화
- PLL 작동 모드의 하드웨어 또는 소프트웨어 제어가 소프트웨어 모드로 모드를 변경하고 전원 주기가 필요하지 않음
- EMI 감소를 위해 입력 클록을 분산시키는 확산 스펙트럼 호환 트랙
- SMBus 인터페이스는 사용되지 않고 출력을 비활성화 가능
- 100MHz 및 133.33MHz PLL 모드가 레거시 QPI 지원
- 72-QFN 10mm x 10mm 패키지 소형 보드 설치 공간
- PCIe 클록 아키텍처 지원
- 공통 클록(CC)
- 별도의 기준 확산 없음(SRNS)
- 별도의 SRIS(Reference Independent Spread)
- 출력 특징:
- HCSL 출력 쌍 19개
사양
- 사이클 간 지터: 50ps 미만
- 출력 간 스큐: 50ps 미만
- 0ps로 고정된 입력-출력 지연
- 입력-출력 지연 변동: 50ps 미만
- PCIe Gen4 위상 지터: 0.5ps rms 미만
- UPI 9.6GB/s 위상 지터: 0.1ps rms 미만
9ZX21901D 버퍼 블록 선도
게시일: 2018-07-04
| 갱신일: 2023-01-25

