Microchip Technology SAMA5D2 SiP(시스템 인 패키지) MPU
Microchip SAMA5D2 SiP(시스템 인 패키지) MPU는 최대 1Gb DDR2 SDRAM 또는 최대 2Gb LPDDR2 SDRAM을 단일 패키지로 제공합니다. SAMA5D2 SiP는 Arm® Cortex®-A5 프로세서 기반 SAMA5D2 MPU를 DDR2-SDRAM 또는 LPDDR2-SDRAM과 통합합니다. SAMA5D2는 고성능과 초저전력을 제공하고 PCB 라우팅 복잡성이 특징으로, 계층의 수와 면적이 감소하는 결과를 초래합니다. EMI, ESD 및 신호 무결성을 위한 설계를 용이하게 하여 보드 설계가 더 쉽고 견고해집니다.DDR2-SDRAM 메모리 크기와 패키지 옵션은 128Mb TFBGA196과 512Mb 또는 1Gb TFBGA289입니다. LPDDR2-SDRAM 메모리 크기와 패키지 옵션은 1Gb 및 2Gb TFBGA361입니다. 가장 작은 메모리 크기/패키지 옵션은 작은 OS 또는 베어 메탈을 사용하는 애플리케이션을 대상으로 하는 반면, 더 큰 옵션은 Linux® 사용에 적합합니다.
특징
- Arm Cortex-A5 코어
- ARMv7-A 아키텍처
- Arm TrustZone®
- NEON™ 미디어 처리 엔진
- 최대 500MHz
- ETM/ETB 8KB
- 메모리 아키텍처
- 메모리 관리 장치
- 32KB L1 데이터 캐시, 32KB L1 명령 캐시
- 내부 SRAM으로 사용하도록 128KB L2 캐시 구성 가능
- DDR2-SDRAM 메모리 최대 1Gb
- LPDDR2-SDRAM 메모리 최대 2Gb
- 128KB 스크램블 내부 SRAM 1개
- 160KB 내부 ROM 1개
- 주변 장치
- LCD TFT 컨트롤러 최대 1024x768, 오버레이 4개 포함, 회전, 후처리 및 알파 블렌딩, 24비트 병렬 RGB
- Raw Bayer용 병렬 12비트 인터페이스, YCbCr, 모노크롬 및 JPEG 압축 센서 인터페이스와 함께 최대 5M 픽셀 센서를 지원하는 ITU-R BT. 601/656/1120 ISC(이미지 센서 컨트롤러)
- SSC(동기식 직렬 컨트롤러) 2개, I2SC(Inter-IC Sound Controller) 2개, 스테레오 클래스 D 증폭기 1개
- 최대 8개의 X 라인과 8개의 Y 라인(64채널 정전식 터치)이 있는 PTC(주변 장치 터치 컨트롤러) 1개
- PDMIC(펄스 밀도 변조 인터페이스 컨트롤러) 1개
- USB 고속 장치 포트(UDPHS) 1개 및 USB 고속 호스트 포트 1개 또는 USB 고속 호스트 포트(UHPHS) 2개
- HSIC(고속 인터칩) 인터페이스가 있는 USB 고속 호스트 포트 1개
- 10/100 이더넷 MAC(GMAC) 1개
- 고속 메모리 카드 호스트 2개:
- SDMMC0: SD 3.0, eMMC 4.51, 8비트
- SDMMC1: SD 2.0, eMMC 4.41, 4비트 전용
- 마스터/슬레이브 SPI(직렬 주변 장치 인터페이스) 2개
- QSPI(쿼드 직렬 주변 장치 인터페이스) 2개
- FLEXCOM 5개(USART, SPI, TWI)
- UART 5개
- SRAM 기반 우편함과 시간 및 이벤트 트리거 전송 기능이 있는 마스터 CAN-FD(MCAN) 컨트롤러 2개
- 백업 영역에 Rx 전용 UART 1개(RXLP)
- 백업 영역의 아날로그 비교기(ACC) 1개
- I2C 프로토콜과 SMBUS(TWIHS)를 지원하는 최대 400Kb/s의 2선 인터페이스(TWIHS) 2개
- 기본 PWM 모드를 지원하는 3채널 32비트 타이머/카운터(TC) 2개
- 완전한 기능을 갖춘 4채널 16비트 PWM(펄스 폭 변조) 컨트롤러 1개
- 감압식 터치스크린 기능이 있는 12채널, 12비트 아날로그-디지털 변환기(ADC) 1개
- 안전
- 영출력 POR(파워 온 리셋) 셀
- 기본 수정 시계 고장 감지기
- 쓰기 보호 레지스터
- SHA256 기반 ICM(무결성 확인 모니터)
- 메모리 관리 장치
- 독립형 워치독
- 최대 166MH에서 작동하는 시스템
- 리셋 컨트롤러, 셧다운 컨트롤러, 주기적 간격 타이머, 독립형 워치독 타이머, 클록 보정 기능이 있는 보안 RTC(실시간 클록)
- 시스템용 600~1,200MHz PLL 1개, USB 고속용으로 최적화된 480MHz PLL 1개
- 오디오용 디지털 분수형 PLL(11.2896MHz 및 12.288MHz)
- 내부 저전력 12MHz RC 및 32KHz 일반 RC
- 선택 가능한 32.768Hz 저전력 발진기 및 8~24MHz 발진기
- 16채널 64비트 중앙 DMA 컨트롤러 2개를 포함한 DMA 채널 51개
- 64비트 AIC(고급 인터럽트 컨트롤러)
- 64비트 SAIC(보안 고급 인터럽트 컨트롤러)
- 프로그래밍 가능 외부 클록 신호 3개
- 저전력 모드
- 빠른 웨이크업 기능이 있는 초저전력 모드
- 5KB SRAM 및 SleepWalking™ 기능이 있는 저전력 백업 모드
- 최대 9개의 웨이크업 핀으로 웨이크업, UART 수신, 아날로그 비교
- 빠른 웨이크업 기능
- 자동 새로 고침 모드에서 LPDDR2/DDR2-SDRAM으로 확장된 백업 모드
- 보안
- 내부 스크램블 SRAM 5KB:
- 무단 변조 감지 시 1KB 소거 불가능
- 무단 변조 감지 시 4KB 소거 가능
- 스크램블 및 소거 가능한 레지스터 256비트
- 정적 및 동적 침입 감지용 무단 변조 감지 핀 최대 8개(1)
- 특정 버전에서 환경 모니터: 온도, 전압, 주파수 및 액티브 다이 실드
- 안전한 부트 로더
- LPDDR2/DDR2-SDRAM 및 QSPI 메모리에서 사용 중 AES 암호화/복호화(AESB)
- 보안 침입에서 타임 스탬핑을 포함한 RTC
- 544 퓨즈 비트로 프로그래밍 가능한 퓨즈 박스(JTAG 보호 및 BMS 포함)
- 내부 스크램블 SRAM 5KB:
- 하드웨어 암호화
- SHA(SHA1, SHA224, SHA256, SHA384, SHA512): FIPS PUB 180-2와 호환
- AES: 256비트, 192비트, 128비트 키 알고리즘, FIPS PUB 197과 호환
- TDES: 2키 또는 3키 알고리즘, FIPS PUB 46-3과 호환
- NIST Special Publication 800-22 Test Suite 및 FIPS PUB 140-2와 140-3과 호환되는 순수 난수 발생기(TRNG)
- 최대 128개의 I/O
- 레지스터 설정/삭제를 통해 완전 프로그래밍 가능
- I/O 라인당 최대 8개의 주변 장치 기능 다중화
- 각각의 I/O 라인을 주변 장치에 할당하거나 범용 I/O로 사용할 수 있음
- PIO 컨트롤러는 한 번의 쓰기 작업에서 최대 32비트의 데이터 출력을 제공하는 동기식 출력이 특징임
비디오
View Results ( 6 ) Page
| 부품 번호 | 데이터시트 | 데이터 RAM 크기 | 인터페이스 타입 |
|---|---|---|---|
| ATSAMA5D27C-LD2G-CU | ![]() |
2 Gbit | CAN, I2C, ISC, QSPI, SPI, UART, USB |
| ATSAMA5D27C-LD1G-CU | ![]() |
1 Gbit | CAN, I2C, ISC, QSPI, SPI, UART, USB |
| ATSAMA5D27C-LD1G-CUR | ![]() |
1 Gbit | CAN, I2C, ISC, QSPI, SPI, UART, USB |
| ATSAMA5D27C-LD2G-CUR | ![]() |
2 Gbit | CAN, I2C, ISC, QSPI, SPI, UART, USB |
| ATSAMA5D28C-LD1G-CUR | ![]() |
1 Gbit | CAN, I2C, ISC, QSPI, SPI, UART, USB |
| ATSAMA5D28C-LD2G-CUR | ![]() |
2 Gbit | CAN, I2C, ISC, QSPI, SPI, UART, USB |
게시일: 2019-03-01
| 갱신일: 2023-07-12

