Microchip Technology dsPIC33CH 듀얼 코어 디지털 신호 컨트롤러

Microchip Technology의 dsPIC33CH 듀얼 코어 디지털 신호 컨트롤러는 dsPIC DSC 코어 2개가 단일 칩에 집적되었습니다. dsPIC33CH 컨트롤러에는 마스터로 작동하는 코어와 슬레이브로 작동하도록 설계된 코어가 있습니다. 슬레이브 코어는 시간 결정적인 전용 제어 코드를 실행하는 데 유용하며, 마스터 코어는 최종 애플리케이션에 맞게 사용자 인터페이스, 시스템 모니터링 및 통신 기능을 실행합니다.

dsPIC33CH는 무선 전원, 서버 전원 공급 장치, 무인 항공기 및 자동차 센서 등 고성능 디지털 전원, 모터 컨트롤 및 정교한 알고리즘이 요구되는 기타 하이엔드 임베디드 애플리케이션에 최적화되어 개발되었습니다. 가령, 디지털 전원 장치에서 슬레이브 코어는 수학 집중형 알고리즘을 관리하는 반면, 마스터 코어는 PMBus^™ 프로토콜 스택을 개별 관리하고 시스템 모니터링 기능을 제공하며 전반적으로 시스템 성능과 반응성을 향상시킵니다. 단일 장치의 DSC 코어 2개에 전체 워크로드를 분산하면 더 높은 스위칭 주파수를 통해 더 높은 전력 밀도를 구현할 수 있으므로 구성 요소 수를 줄일 수 있습니다. dsPIC33CH 제품군은 시스템의 실시간 업데이트 목적으로 설계되었으며 이는 중단 시간 없이 펌웨어를 업데이트해야 하는 전원 장치에서 특히 중요한 기능입니다.

설계 유연성을 위해 dsPIC33CH 장치는 28~80핀, 5 x 5mm 소형 크기의 8가지 패키지로 제공됩니다. 메모리 크기도 64~128KB까지 다양합니다.

특징

코어: 듀얼 16비트 dsPIC33CH CPU
- 마스터 코어 90 MIPS 및 슬레이브 코어 100 MIPS 작동
- 마스터 코어 및 슬레이브 코어를 위한 독립적인 주변장치
- 마스터 코어 및 슬레이브 코어에 대해 구성 가능한 공유 리소스
- 빠른 6 사이클 분할
- 마스터와 슬레이브(MSI) 간 통신을 위한 메시지 박스와 FIFO
- 코드(C 및 어셈블리) 효율적인 아키텍처
- 40비트 와이드 어큐뮬레이터
- 이중 데이터 패치가 있는 단일 사이클(MAC/MPY)
- 단일 사이클, 혼합 사인 MUL Plus 하드웨어 분할
- 32비트 승수 지원
- 빠른 인터럽트 응답을 위해 코어당 5개 인터럽트 컨텍스트 선택 레지스터 및 어큐뮬레이터 세트
- 제로 오버헤드 루핑
실시간 제어를 위한 고성능 주변장치
- 4 x 12비트 3.5 MSPS ADC
- 250ps 분해능, 12채널 고속 PWM
- 정교한 알고리즘을 필요로 하는 고성능 디지털 전원, 모터 컨트롤 및 애플리케이션에 최적화
전력 관리
- 저전력 관리 모드(슬립, 아이들, 도즈)
- 통합 파워 온 리셋 및 브라운 아웃 리셋
마스터 코어 기능
- 코어 주파수: 180MHz에서 90MHz
- 내부 데이터 RAM: 16Kbytes
- 16비트 타이머: 1
- DMA: 6
- SCCP(캡처/비교/타이머): 8
- UART: 2
- SPI/I²S: 2
- I²C: 2
- CAN 플렉시블 데이터 전송 속도(FD): 1
- SENT: 2
- CRC: 1
- QEI: 1
- PTG:1
- CLC: 4
- 16비트 고속(250ps) PWM: 4
- 12비트, 3.5Msps ADC: 1
- 디지털 비교기: 4
- 12비트 DAC/아날로그 CMP 모듈: 1
- 워치독 타이머: 1
- 데드맨 타이머: 1
- 브레이크포인트: 복잡 3, 단순 5
- 발진기: 1

슬레이브 코어 기능
- 코어 주파수: 100MIPS에서 200MHz
- 프로그램 메모리: LiveUpdate가 있는 24Kbytes(PRAM) 이중 분할 영역
- 내부 데이터 RAM: 4Kbytes
- 16비트 타이머: 1
- DMA: 2
- SCCP(캡처/비교/타이머): 4
- UART: 1
- SPI/I²S: 1
- I²C: 1
- QEI: 1
- CLC: 4
- 16비트 고속(250ps) PWM: 8
- 12비트, 3.5 Msps ADC: 3
- 디지털 비교기: 4
- 12비트 DAC/아날로그 CMP 모듈: 3
- 워치독 타이머: 1
- 브레이크포인트: 복잡 1, 단순 2
- 발진기: 1
클록 관리
- 내부 발진기
- 프로그램 가능 PLL 및 발진기 클록 소스
- 마스터 기준 클록 출력
- 슬레이브 기준 클록 출력
- FSCM(페일 세이프 클록 모니터)
- 빠른 웨이크업과 작동 시작
- 백업 내부 발진기
- LPRC 발진기
디버거 개발 지원
- 회로 내 및 애플리케이션 내 프로그래밍
- 마스터 및 슬레이브 코어를 위한 동시 디버깅 지원
- 마스터 전용 디버그 및 슬레이브 전용 디버그 지원
- IEEE 1149.2 호환(JTAG) 경계 검사
- 추적 버퍼 및 런타임 시계
작동 조건
- 3.0~3.6V, -40~+125°C
패키지 옵션
- 80핀 TQFP: 12 x 12mm
- 64핀 QFN: 9 x 9mm
- 64핀 TQFN: 10 x 10mm
- 48핀 UQFN: 6 x 6mm
- 48핀 TQFN: 7 x 7mm
- 36핀 uQFN: 5 x 5mm
- 28핀 SSOP: 10.2 x 5.3mm
- 28핀 uQFN: 6 x 6mm