Microchip Technology M1A3P600 ProASIC3 플래시 FPGA

Microsemi M1A3P600 ProASIC3 플래시 FPGA는 높은 성능과 밀도를 제공하는데, ProASIC^PLUS® 제품군을 능가합니다. 이런 FPGA에는 안전한 저전력 싱글 칩 솔루션을 즉시 제공하는 비휘발성 플래시 기술이 통합됩니다. M1A3P600 ProASIC3 플래시 FPGA를 사용하는 설계자는 기존 ASIC 또는 FPGA 설계 흐름과 도구를 사용하여 고밀도 시스템을 만들 수 있습니다.합니다. 이 장치는 다시 프로그래밍 가능한 1kb의 온칩 비휘발성 FlashROM 스토리지와 통합 위상 고정 루프(PLL)를 기반으로 하는 클록 조정 회로를 제공합니다. M1A3P600 ProASIC3 장치는 프로그램 가능성과 출시 기간의 이점을 제공하는 ARM-Cortex-M1 소프트 프로세서 IP 코어를 지원합니다. 이런 플래시 FPGA는 소비자, 산업, 통신, 의료 및 자동차 응용 분야에 사용하기에 이상적입니다.

특징

대용량:
- 15K~1M 시스템 게이트
- 트루 듀얼 포트 SRAM: 최대 144Kb
- 사용자 I/O: 최대 300회
재프로그래밍 가능 플래시 기술:
- 130nm, 7-계층 금속(6개는 구리 층), 플래시 기반 CMOS 프로세스
- 인스턴트 온 레벨 0 지원
- 단일 칩 솔루션
- 전원 차단 시에도 프로그래밍된 설계 유지
고성능:
- 시스템 성능: 350MHz
- 3.3V, 66MHz 64비트 PCI
ISP(In-System Programming) 및 보안:
- JTAG를 통한 온칩 128비트 AES(Advanced Encryption Standard) 암호 해독을 사용하는 ISP(ARM^® 사용 ProASIC^®3 장치 제외) (IEEE 1532 준수)
- FPGA 콘텐츠의 보안을 위한 FlashLock^®
저전력:
- 저전력을 위한 코어 전압
- 1.5V 전용 시스템을 위한 지원
- 저임피던스 플래시 스위치
고성능 라우팅 계층 구조:
- 분할, 계층 구조 라우팅 및 클록 구조
내장 메모리:
- FlashROM 사용자 비휘발성 메모리: 1Kb
- 가변 가로세로비 4608비트 RAM 블록을 포함한 SRAM 및 FIFO(×1, ×2, ×4, ×9, ×18 구성)
- 트루 듀얼 포트 SRAM(×18 제외)

고급 I/O:
- 700Mbps DDR, LVDS 가능 I/O(A3P250 이상)
- 혼합 전압 작동: 1.5V, 1.8V, 2.5V, 3.3V
- JESD8-B에 따른 폭넓은 범위의 전력 공급 전압 지원을 통해 I/O가 2.7~3.6V에서 작동할 수 있음
- 칩당 최대 4개의 뱅크까지 뱅크 선택 가능 I/O 전압
- 단일 종단 I/O 표준:
  - LVTTL, LVCMOS 3.3V/2.5V/1.8V/1.5V, 3.3V PCI/3.3V PCI-X, LVCMOS 2.5V/5V 입력
- 차동 I/O 표준:
  - LVPECL, LVDS, B-LVDS, M-LVDS(A3P250 이상)
- 입력, 출력 및 활성화 경로의 I/O 레지스터
- 핫 스왑 가능 및 콜드 스페어링 I/O
- 프로그래밍 가능 출력 슬루율 및 드라이브 강도
- 약한 풀업/풀다운
- IEEE 1149.1(JTAG) 경계 스캔 테스트
- ProASIC3 제품군 전체에 적용되는 핀 호환 패키지
클록 조정 회로(CCC) 및 PLL:
- CCC 블록 6개와 통합 PLL이 있는 블록 1개
- 구성 가능한 위상 편이, 곱셈/나눗셈, 지연 기능, 외부 피드백
- 폭넓은 입력 주파수 범위: 1.5~350MHz
ProASIC3 FPGA의 ARM 프로세서 지원:
- M1 ProASIC3 장치 - ARM^® Cortex^®-M1 소프트 프로세서 사용 가능(디버그 기능 포함 또는 제외)