Lattice Semiconductor MachXO4™ 필드 프로그래밍 가능 게이트 어레이
Lattice Semiconductor MachXO4™ FPGA(필드 프로그래밍 가능 게이트 어레이)는 유연성과 효율성을 제공하는 고급 기능을 갖춘 Lattice Semiconductor의 초저 밀도 FPGA 포트폴리오를 확장합니다. MachXO4 장치는 낮은 소비 전력, 임베디드 플래시, 높은 I/O 밀도 및 즉시 실행 기능을 결합하여 최신 시스템의 요구 사항을 충족합니다. 콤팩트한 패키지에 탁월한 I/O 밀도를 제공하는 MachXO4은 강화 기능을 통합하여 시스템 비용과 설치 공간을 최소화합니다. 산업 표준 인터페이스를 위한 광범위한 프로그래밍 가능성과 기본 지원 덕분에 이 FPGA는 진화하는 연결 및 제어 응용 분야를 위한 확장 가능한 솔루션입니다.업계 최고의 RTL 합성, 통합 설계 데이터베이스, 고급 스크립팅, 최신 GUI, 타이밍 분석 및 임베디드 로직 분석기로 크고 복잡한 설계를 지원하는 Lattice Radiant™ 소프트웨어를 통해 설계 생산성이 향상됩니다. Lattice는 또한 MachXO4™ 제품군을 위해 사전 설계된 광범위한 IP 모듈을 제공합니다.
특징
- 변형 제품(모두 기능 및 핀 호환)
- ZC - 초저 전력 , 2.5V/3.3V 전원
- HC - 고성능 , 2.5V/3.3V 전원
- HE - 고성능 , 1.2 V 전원
- 65nm 비휘발성, 저전력 프로세스에 기반한 설계
- 정적 전력 140µW의 낮은 소비 전력
- 896 ~ 9400 LUT까지의 넓은 로직 밀도 선택 범위
- 최대 448kb의 UFM(사용자 플래시 메모리)이 있는 임베디드 플래시 메모리
- 최대 432kb의 임베디드 블록 메모리(EBR) 및 54kb의 분산 RAM
- 5ms 미만의 빠른 부팅 시간으로 즉시 시동
- 레거시 및 차세대 장치 인터페이스를 위한 3.3V, 1V I/O 표준을 지원하는 고도로 유연한 버퍼
- 350µA의 낮은 누설 전류와 전원 공급 순서가 불필요한 핫 소켓
- LVCMOS 및 LVTTL I/O 유형을 위한 혼합 전압 지원
- 외부 구성 요소를 최소화하기 위한 기본 통합 풀다운 저항기
- 높은 I/O-LUT 비율, 최대 382개의 I/O 핀을 제공하는 소형 패키지
- SPI, I2C, 타이머/카운터 및 발진기 온칩 내구성 강화 기능
- Lattice Radiant 소프트웨어를 활용한 설계 생산성 향상
- RoHS 준수
애플리케이션
- 컴퓨팅
- 데이터 센터 서버
- 네트워킹 및 스토리지
- 하드웨어 가속
- 통신
- 이더넷 스위치 및 라우터
- 광대역 액세스
- 무선 장치
- 가전제품
- 디스플레이 모니터
- 카메라
- 스마트폰
- 산업
- 모터 제어
- 휴대용 장치
- 테스트 및 측정
- 프로그래밍 가능 로직 컨트롤러
- 자동차(A로 끝나는 부품)
- ADAS
- 인버터
- 모터 제어
- 인포테인먼트
- 배터리 관리
사양
- 저전력 및 프로그래밍 가능 아키텍처
- 로직 밀도 범위: 896 ~ 9.4k LUT4
- 64 ~ 432kb의 임베디드 블록 메모리(EBR)
- 최대 54kb의 분산 RAM
- 전용 FIFO 제어 로직
- 고급 65nm 저전력 프로세스
- 프로그래밍 가능 저전압 스윙 차동 I/O
- 대기 모드 및 기타 절전 옵션
- 고성능, 유연한 I/O 버퍼
- 다양한 인터페이스를 지원하는 프로그래밍 가능 sysI/O™ 버퍼
- LVCMOS 3.3/2.5/1.8/1.5/1.2/1.0
- LVTTL
- LVDS, 버스 -LVDS, MLVDS, LVPECL
- MIPI D-PHY 에뮬레이션 방식
- 슈미트 트리거 입력, 최대 0.5 V 히스테리시스
- 핫 소켓을 지원하는 I/O
- 온 칩 차동 종단
- 프로그래밍 가능 풀업 또는 풀다운 모드
- 다양한 인터페이스를 지원하는 프로그래밍 가능 sysI/O™ 버퍼
- 사전 설계된 소스 동기식 I/O:
- I/O 셀의 DDR 레지스터
- 전용 기어링 로직
- 디스플레이 I/O를 위한 7:1 기어비
- 일반 DDR, DDRx2 및 DDRx4
- 폭넓은 범위의 고급 패키징
- I/O 핀 최대 382개의 높은 I/O 비율을 제공하는 콤팩트한 패키지
- 0.4mm 피치 - 매우 작은 크기의 WLCSP(2.5mm × 2.5mm ~ 3.8mm × 3.8mm)에 1280 ~ 4320개의 LUT를 제공하며 27 ~ 62개의 I/O 지원
- 0.5mm 피치 - 8mm x 8mm BGA ~ 20mm x 20mm TQFP 패키지로 896 ~ 4320개의 LUT를 제공하며 최대 112개 I/O 지원
- 0.8 mm 피치 - 14mm x 14mm ~ 19mm x 19mm BGA 패키지로 1280 ~ 9400개의 LUT를 제공하며 최대 382개의 I/O 지원
- 1.0mm 피치 - 17mm x 17mm BGA 패키지로 1280 ~ 4320개의 LUT를 제공하며 204개의 I/O 지원
- 비휘발성, 다중 시간 재구성 가능
- 즉시 실행 - 밀리 초 내에 실행
- 외부 SPI 메모리를 이용한 이중 부팅 옵션
- 단일 칩, 보안 솔루션
- JTAG, SPI 또는 I2C를 통해 프로그래밍 가능
- 상업/산업용 장치의 경우 최대 100,000회의 쓰기/삭제 및 자동차 장치의 경우 10,000회의 쓰기/지우기까지 재구성 가능한 플래시
- 비휘발성 메모리에 대한 백그라운드 프로그래밍 지원
- I/O가 TransFR 재구성을 통해 시스템 상태를 유지하는 동안 현장 로직 업데이트
- 최적화 가능한 온 칩 클로킹
- 상업/산업용 장치에 대해 5.5% 정확도를 제공하는 온 칩 발진기
- 8개의 기본 클록
- 고속 I/O 인터페이스를 위한 최대 2개의 에지 클록, 상단 및 하단에만 해당
- 분수-N 방식 주파수 합성 기능이 있는 장치당 최대 2개의 아날로그 PLL
- 넓은 입력 주파수 범위: 7MHz ~ 400MHz
- 향상된 시스템 레벨 지원
- 온칩 내구성 강화 기능 - SPI, I2C 및 타이머/카운터
- 시스템 추적을 위한 고유 TraceID
- 확장 작동 범위를 가진 단일 전원 공급 장치
- IEEE 표준 1149.1 바운더리 스캔
- IEEE 1532 호환 시스템 내 프로그래밍
- 최첨단 설계 소프트웨어
- MachXO4 장치는 래티스 Radiant 소프트웨어에서 지원됨
- VHDL, VHDL-2008, Verilog 및 SystemVerilog를 위한 업계 최고의 RTL 언어 지원
- 명령줄 및 TCL 설계 흐름에 대한 고급 스크립팅 기능
- 원클릭 컴파일 흐름 및 분석 도구 간 크로스 프로빙
- 임베디드 타이밍 및 로직 분석기
PFU 블록 선도
MachXO4 장치의 코어는 로직, 산술, 분산 RAM 및 분산 ROM 기능을 수행하도록 프로그래밍할 수 있는 PFU 블록으로 구성되어 있습니다. 각 PFU 블록은 0에서 3까지 번호가 매겨진 4개의 상호 연결 슬라이스로 이루어져 있습니다. 각 슬라이스에는 2개의 LUT와 2개의 레지스터가 포함되어 있습니다. 각 PFU 블록과 관련된 53개의 입력 및 25개의 출력이 있습니다.
슬라이스 다이어그램
0에서 3번까지의 슬라이스에는 2개의 레지스터로 연결되는 2개의 LUT4가 포함되어 있습니다. 0 ~ 2번 슬라이스를 분산 메모리로 구성할 수 있습니다. 제어 로직은 설정/리셋 기능(동기식/ 비동기식으로 프로그래밍 가능), 클록 선택, 칩 선택 및 더 넓은 RAM/ROM 기능을 수행합니다. 슬라이스의 레지스터는 양/음 극성과 및 에지 트리거 또는 레벨 감지 클록용으로 구성할 수 있습니다. 모든 슬라이스에는 라우팅으로부터의 입력 15개와 캐리 체인(인접 슬라이스 또는 PFU)으로부터의 입력 1개가 있습니다. 라우팅을 위한 출력 7개와 캐리 체인(인접 PFU 측)으로의 출력이 1개 있습니다.
PLL 다이어그램
MachXO4 PLL에는 분배기 값을 포함한 PLL 설정을 사용자 로직에서 동적으로 변경할 수 있는 WISHBONE 포트 기능이 포함되어 있습니다. 이 기능을 사용할 때는 WISHBONE 포트에 액세스할 수 있도록 설계에 EFB 블록을 인스턴스화해야 합니다. 동적 위상 조정과 유사하게 , WISHBONE 포트를 통해 PLL 설정이 업데이트되면, PLL은 잠김 상태가 해제되어 tLOCK 매개변수가 충족될 때까지 다시 잠기지 않을 수 있습니다.
