Lattice Semiconductor Mach-NX FPGA
Lattice Semiconductor MAC-NX 필드 프로그래밍 가능한 게이트 어레이는 향상된 보안 기능과 SoC 및 FPGA 파티션으로 구성된 온 칩 듀얼 부트 플래시를 포함한 저밀도 FPGA입니다. 향상된 보안 기능으로는 AES(고급 암호화 표준) AES-128/256, SHA(보안 해시 알고리즘) SHA-256/384, ECDSA(타원 곡선 디지털 서명 알고리즘), ECIT(타원 곡선 통합 암호화 체계), HMAC(해시 메시지 인증 코드) HMAC-SHA256/384, 공개 키 암호화 및 고유한 보안 ID를 들 수 있습니다.
Mach-NX FPGA는 보안 인클레이브(재프로그래밍 가능 비트스트림 보호 기능을 지원하는 고급 384-bit 하드웨어 기반 암호화 엔진)를 논리 셀(LC) 및 I/O 블록과 결합한 제품입니다. 보안 인클레이브는 펌웨어 보안을 지원하고 LC 및 I/O 블록은 전력 관리 및 팬 제어와 같은 시스템 제어 기능을 지원합니다. 이 구성요소는 무선 펌웨어 업데이트를 인증하고 설치할 수 있으므로 시스템은 발전하는 보안 지침 및 프로토콜을 준수할 수 있습니다. Mach-NX FPGA의 병렬 처리 아키텍처 및 이중 부트 플래시 메모리 구성은 공격을 감지하고 복구하는 데 필요한 거의 순간적인 응답 시간을 제공합니다(MCU와 같은 다른 HRoT 플랫폼의 기능을 능가하는 성능 수준).
Lattice Semiconductor Mach-NX 장치는 향상된 비트스트림 보안 및 사용자 모드 기능으로 전체 시스템을 보호하기 위해 쉽게 확장할 수 있는 RoT (Root of Trust) 하드웨어 솔루션입니다. Mach-NX 장치는 최신 업계 표준 I/O를 지원하고 I/O 프로그래밍 가능성을 위한 다양한 옵션과 함께 획기적인 I/O 밀도를 제공합니다.
특징
- 최대 8.4K LC의 사용자 논리, 2669kbit의 사용자 플래시 메모리 및 이중 부트 플래시 기능
- 1.2/1.5/1.8/2.5/3.3 I/O 전압을 지원하는 최대 379 개의 프로그래밍 가능한 I/O
- 보안 인클레이브는 SHA, HMAC 및 ECC를 포함한 384비트 암호화 지원
- Lattice Promp를 통한 PFR 및 보안 기능 구성으로 개발자 경험 간소화
- 유사한 CMOS 기술에 비해 매우 안정적인 저전력 및 3배 더 나은 SER 성능
애플리케이션
- 보안 부팅 및 RoT(Root of Trust)
- 컴퓨터 및 스토리지
- 무선 통신
- 산업 제어 시스템
사양
- 솔루션
- 고급 보안 기능을 갖춘 동급 최고의 제어 FPGA, 안전/인증 부팅 및 RoT(Root of Trust) 기능 제공
- I/O 관리 및 논리 애플리케이션을 위해 최적화된 설치 면적, 논리 밀도, I/O 카운트, I/O 성능 장치
- I/O 확장 애플리케이션을 위한 높은 I/O 장치
- 최대 379개의 I/O핀으로 높은 I/O 대 LC 비율의 유연한 아키텍처
- 암호화 보안 인클레이브
- AES(고급 암호화 표준), AES-128/256 암호화/암호 해독
- SHA(보안 해시 알고리즘), SHA-256/384
- ECDSA(타원 곡선 전자 서명 알고리즘), ECDSA 기반 인증
- HMAC(해쉬 메시지 인증 코드), HMAC-SHA256
- 타원 곡선 통합 암호화 체계(ECY), ECY 암호화 및 복호화
- TRNG(순수 난수 생성기)
- ECDH(Elliptic Curve Diffie-Hellman) 공개 키 암호화를 사용한 키 관리
- 고유한 보안 ID
- 악의적인 공격으로부터 보호
- SoC 기능 블록에 대한 메일 박스 인터페이스
- FIPS(연방 정보 처리 표준) 지원 보안 프로토콜
- 고성능, 유연한 I/O 버퍼
- 일부 뱅크에서 다양한 인터페이스를 지원하는 프로그래밍 가능 sysI/O™ 버퍼
- LVCMOS 3.3/2.5/1.8/1.5/1.2
- LVTTL
- LVDS, 버스-LVDS, MLVDS 및 LVPECL
- 슈미트 트리거 입력, 최대 0.5V 히스테리시스
- 애플리케이션을 브리징하는 I/O에 이상적
- 저속/고속 슬루율 제어
- 핫 소켓을 지원하는 I/O
- 온 칩 차동 종단
- 프로그래밍 가능 풀 업 또는 풀다운 모드
- 일부 뱅크에서 다양한 인터페이스를 지원하는 프로그래밍 가능 sysI/O™ 버퍼
- 사전 공학 설계된 소스 동기식 I/O
- I/O 셀의 DDR 레지스터
- 전용 기어 논리
- 일반 DDR, DDRx2 및 DDRx4
- 1차 클록 입력 5개
- 내부 1차 클록 라인 8개
- 5.5% 정확도의 온 칩 발진기
- 분수형 N 주파수 합성, 넓은 입력 주파수 범위(7MHz~400MHz)를 갖춘 장치 당 아날로그 PLL 2 개
- IEEE 표준 1149.1 경계 스캔
- IEEE 1532 준수하는 시스템 내 프로그래밍
- 비휘발성, 재구성 가능
- 즉시 실행
- 고객 데이터 저장을 위한 다중 섹션 UFM
- 단일 칩, 보안 솔루션
- JTAG, SPI 또는 I2C를 통해 프로그래밍 가능
- 재구성 가능 플래시가 비휘발성 메모리의 배경 프로그래밍 지원
- TransFR 재구성, I/O가 일부 뱅크에서 시스템 상태를 유지하는 동안 현장 논리 업데이트
- SoC 기능 블록
- 온 칩 펌웨어 RAM 및 AHB-Lite 마스터 인터페이스가 있는 32 비트 RISC-V 프로세서
- 암호화 보안 인클레이브
- 온 칩 강화 기능
- SPI
- I2C
- 타이머/ 계산기
- PFR
블록 선도
Nexus 플랫폼
Lattice Semiconductor Nexus 플랫폼
저전력, 높은 신뢰성 및 고성능 설계를 가능하게 합니다.
게시일: 2020-12-14
| 갱신일: 2025-10-15