Lattice Semiconductor CertusPro™-NX 범용 저전력 FPGA
Lattice Semiconductor CertusPro™-NX 범용 저전력 FPGA는 레인당 최대 10.3Gps를 지원하는 최대 8개의 SERDES 레인이 특징이며, 9mm2 ~ 27mm2.범위의 패키지로 제공됩니다. CertusPro-NX FPGA는 LPDDR4 지원으로 최대 7.3Mb 온칩 메모리를 제공합니다. 28nm FD-SOI 기술의 낮은 SER(소프트 오류율) 덕분에 Lattice Nexus 플랫폼 장치는 동급 최고의 전력 효율성과 고신뢰성을 제공합니다. 설계 보안에는 강력한 AES-256 암호화와 결합된 ECDSA 비트 스트림 인증이 포함됩니다. Lattice Semiconductor CertusPro-NX 범용 저 전력 FPGA는 상업, 산업 및 자동차(AEC-Q100 인증) 온도 등급으로 제공됩니다.
특징
- 프로그래밍 가능한 아키텍처
- 로직 셀: 50k~100k
- SYSDSP™ 블록의 96x~156x 멀티플라이어(18 × 18)
- 3.8Mb~7.3Mb의 임베디드 메모리(EBR 및 LRAM 포함)
- 170x~299x 프로그래밍 가능한 sysI/O(고성능 및 광범위한 I/O)
- 다양한 인터페이스를 지원하도록 설계된 프로그래밍 가능한 sysI/O
- 하단 I/O 뱅크에서 HP(고성능) I/O 지원
- 최대 1.8V VCCIO 지원
- 혼합 전압 지원(1.0V, 1.2V, 1.5V 및 1.8V)
- 최대 1.5Gbps의 고속 차동
- LVDS, 소프트 D-PHY 송신기(Tx)/수신기(Rx), LVDS Tx 7:1/Rx, SLVS Tx/Rx, subLVDS Rx 지원
- SGMII (Gb 이더넷) 지원
- 1.25Gbps에서 채널(Tx/Rx) 2개
- DQS 논리, 최대 1066Mbps 데이터 전송 속도 및 ×64비트 데이터 폭을 포함한 전용 DDR3/DDR3L 및 LPDDR2/LPDDR4 메모리 지원
- 왼쪽, 오른쪽 및 상단 I/O 뱅크에서 WR(폭넓은 범위) I/O 지원
- 최대 3.3V VCCIO 지원
- 혼합 전압 지원(1.2V, 1.5V, 1.8V, 2.5V, 3.3V)
- 프로그래밍 가능한 슬루율(저속, 중간 및 고속)
- 제어 임피던스 모드
- 에뮬레이션된 LVDS 지원
- 핫 소켓 지원
- 하단 I/O 뱅크에서 HP(고성능) I/O 지원
- 임베디드 SerDes
- 625Mbps에서 채널 당 최대 10.3125Gbps, 채널 최대 8개
- 다중 프로토콜 PC 지원
- PCIe 하드 IP 지원
- Gen1, Gen2 및 Gen3
- 종단점 및 루트 컴플렉스
- 최대 4배의 다기능 기능
- 최대 4개 레인
- 이더넷
- 10GBASE-R(10.3125Gbps)
- 1.25Gbps 및 2.5Gbps에서 SGMII
- 레인 당 3.125Gbps에서 XAUI
- 1.25Gbps, 2.5Gbps 및 5Gbps에서 SLVS-EC
- 1.62Gbps (RBR), 2.7Gbps (HBR), 5.4Gbps (HBR2) 및 8.1Gbps (HBR3)에서 DP/eDP
- 1.25Gbps, 2.5Gbps, 3.125Gbps, 5Gbps 및 6.25Gbps에서 CoaXPress
- 여러 데이터 전송 속도에서 범용 8b10b
- SerDes 전용 모드로 FPGA 논리에 직접 8비트 또는 10비트 인터페이스 허용
- 저전력 및 고성능 모드
- 사용자 선택 가능
- 절전 및/또는 열 문제를 위한 저전력 모드
- 더 빠른 처리를 위한 고성능 모드
- 작은 설치 면적 패키지 옵션 , 9mm x 9mm~27mm x 27mm 패키지 크기
- HP I/O에서 SGMII를 지원하기 위해 최대 1.25Gbps의 CDR(클록 데이터 복구) 채널 2개
- Rx용 CDR
- 8b/10b 디코딩
- 각 CDR 블록에 대한 독립적인 LOL(Loss of Lock) 감지기
- SYSPLE™ 아날로그 PLL
- 50k LC에서 3개 , 100k LC에서 4개
- PLL 당 출력 6개
- 분수 N
- 프로그래밍 가능한 동적 위상 제어
- 대역 확산 클로킹 지원
- sysDSP 강화 DSP 블록
- 강화된 프리애더
- AI/ML 지원을 위한 동적 시프트
- 18 x 18 4개 , 9 x 9 8개 , 18 x 36 2개 또는 36 x 36 증배기
- sysDSP 블록 당 고급 18 x 36, 18 x 18 2개 또는 8 x 8 MAC 4개
- 유연한 메모리 리소스
- 최대 3.7Mb SYSMEM™ EBR(임베디드 블록 RAM) 제공
- 프로그래밍 가능한 너비
- ECC(오류 수정 코딩)
- FIFO(First In First Out)
- 344kbit~639kbit 분배 RAM
- 대형 RAM 블록
- 블록당 0.5Mbits
- 장치 당 최대 7 배(총 3.5Mb)
- 내부 버스 인터페이스 지원
- APB 제어 버스
- 데이터 버스용 AHB-Lite
- AXI4-스트리밍
- 빠르고 안전한 구성
- 최대 150MHz까지 1개, 2개, 4 개의 SPI, 마스터 및 슬레이브 SPI 지원
- JTAG
- I2C 및 I3C
- 즉시 실행 지원을 위한 초고속 I/O 구성(조기 I/O 릴리스 기능 사용)
- LFCPNX-100 장치에 대한 전체 장치 구성: 30ms 미만
- 암호화 엔진
- 비트 스트림 암호화, AES-256 사용
- 비트스트림 인증, ECDSA 사용
- 해싱 알고리즘, SHA 및 HMAC
- 순수 난수 생성기
- AES 128/256 암호화
- SEU(Single Event Upset) 완화 지원
- FD-SOI 기술 덕분에 극히 낮은 SER(소프트 오류율)
- 소프트 오류 감지, 임베디드 하드 매크로
- 소프트 오류 수정, 사용자 설계 작동에 투명
- 소프트 오류 주입, SEU 이벤트를 에뮬레이션하여 시스템 오류 처리를 디버그
- 듀얼 ADC, 1MSPS, 12비트 SAR(연속 근사 레지스터), 동시 샘플링, 3개의 연속 시간 비교기
- 시스템 레벨 지원
- IEEE 1149.1 및 IEEE 1532 규격 준수
- 공개 논리 분석기
- 장치 초기화 및 일반 용도를 위한 온 칩 발진기
- 1.0V 코어 전원 공급 장치
애플리케이션
- 스마트 SFP + 및 광학 모듈
- 제어 평면 보안 및 하드웨어 관리
- 머신 비전
- 프레임 그래버
- 스마트 카메라 AI 처리
블록 선도
비디오
Technical Notes
관련 플랫폼
Lattice Semiconductor Nexus 플랫폼
저전력, 높은 신뢰성 및 고성능 설계를 가능하게 합니다.
보드
Lattice Semiconductor CertusPro™-NX 센서 ~ 이더넷 브리지 보드
이더넷을 통해 호스트 시스템으로 출력되는 CertusPro-NX-100 FPGA 및 CrossLink-NX-17가 특징입니다.
게시일: 2023-09-05
| 갱신일: 2025-03-24