Stratix FPGA - 필드 프로그래밍 지원 게이트 어레이

결과: 2,096
선택 이미지 부품 번호
 제조업체
설명 데이터시트 구매 가능 정보 가격 (KRW) 수량에 따라 단가별로 테이블의 결과를 필터링합니다.
수량 RoHS ECAD 모델 시리즈
논리 소자 수
적응형 로직 모듈 - ALM
내장 메모리
I/O 수
공급 전압 - 최소
공급 전압 - 최대
최저 작동온도
최고 작동온도
데이터 속도
트랜시버 수
장착 스타일
패키지/케이스
포장
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 400 400000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 400 400000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 400 400000 LE 0 bit - 40 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 400 400000 LE 0 bit - 40 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 400 400000 LE 0 bit - 40 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 400 400000 LE 128160 ALM 30 Mbit 374 I/O - 40 C + 100 C 28.3 Gb/s 24 Transceiver SMD/SMT FBGA-1152 Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 400 400000 LE 0 bit - 40 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 650 650000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 650 650000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 650 650000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 650 650000 LE 0 bit - 40 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 650 650000 LE 0 bit - 40 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 650 650000 LE 0 bit - 40 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 650 650000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 650 650000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 650 650000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 650 650000 LE 0 bit - 40 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 650 650000 LE 0 bit - 40 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 650 650000 LE 0 bit - 40 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 650 650000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 650 650000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 650 650000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 650 650000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 650 650000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 16 주
최소: 3
배수: 1

STRATIX 10 GX 650 650000 LE 0 bit - 40 C + 100 C 28.3 Gb/s 24 Transceiver Tray