MAX FPGA - 필드 프로그래밍 지원 게이트 어레이

결과: 235
선택 이미지 부품 번호
 제조업체
설명 데이터시트 구매 가능 정보 가격 (KRW) 수량에 따라 단가별로 테이블의 결과를 필터링합니다.
수량 RoHS ECAD 모델 시리즈
논리 소자 수
내장 메모리
I/O 수
공급 전압 - 최소
공급 전압 - 최대
최저 작동온도
최고 작동온도
데이터 속도
장착 스타일
패키지/케이스
자격
포장
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 53 주
최소: 60
배수: 60

MAX 10 10M50 50000 LE 1.6 Mbit 1.15 V 1.25 V Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이 non-volatile FPGA, 500 I/O, 672FBGA
데이터시트
비재고 리드 타임 53 주
최소: 40
배수: 40

MAX 10 10M50 50000 LE 1.6 Mbit 500 I/O 1.15 V 1.25 V 0 C + 85 C SMD/SMT FBGA-672 Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이 non-volatile FPGA, 500 I/O, 672FBGA
데이터시트
비재고 리드 타임 53 주
최소: 40
배수: 40

MAX 10 10M50 50000 LE 1.6 Mbit 500 I/O 1.15 V 1.25 V - 40 C + 100 C SMD/SMT FBGA-672 Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 53 주
최소: 84
배수: 84

MAX 10 10M50 0 bit Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 53 주
최소: 90
배수: 90
10M50 50000 LE 0 bit 1.15 V 1.25 V Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 53 주
최소: 90
배수: 90
10M50 50000 LE 0 bit 1.15 V 1.25 V Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 53 주
최소: 60
배수: 60
10M50 50000 LE 0 bit 1.15 V 1.25 V Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 53 주
최소: 60
배수: 60
10M50 50000 LE 0 bit 1.15 V 1.25 V Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 53 주
최소: 40
배수: 40
10M50 50000 LE 0 bit 1.15 V 1.25 V Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 53 주
최소: 40
배수: 40

10M50 50000 LE 0 bit 1.15 V 1.25 V Tray