Altera EP3SL200 시리즈 FPGA - 필드 프로그래밍 지원 게이트 어레이

선택 이미지 부품 번호
 제조업체
설명 데이터시트 구매 가능 정보 가격 (KRW) 수량에 따라 단가별로 테이블의 결과를 필터링합니다.
수량 RoHS ECAD 모델 시리즈
논리 소자 수
적응형 로직 모듈 - ALM
내장 메모리
포장
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 24 주
최소: 24
배수: 24

EP3SL200 200000 LE 80000 ALM 10.4 Mbit Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 24 주
최소: 24
배수: 24

EP3SL200 200000 LE 80000 ALM 10.4 Mbit Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 24 주
최소: 24
배수: 24

EP3SL200 200000 LE 80000 ALM 10.4 Mbit Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 24 주
최소: 24
배수: 24

EP3SL200 200000 LE 80000 ALM 10.4 Mbit Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 24 주
최소: 24
배수: 24

EP3SL200 200000 LE 80000 ALM 10.4 Mbit Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 24 주
최소: 21
배수: 21

EP3SL200 200000 LE 80000 ALM 10.4 Mbit Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 24 주
최소: 21
배수: 21

EP3SL200 200000 LE 80000 ALM 10.4 Mbit Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 24 주
최소: 21
배수: 21

EP3SL200 200000 LE 80000 ALM 10.4 Mbit Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 24 주
최소: 21
배수: 21

EP3SL200 200000 LE 80000 ALM 10.4 Mbit Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 24 주
최소: 21
배수: 21

EP3SL200 200000 LE 80000 ALM 10.4 Mbit Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 24 주
최소: 24
배수: 24

EP3SL200 200000 LE 80000 ALM 10.4 Mbit Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 24 주
최소: 24
배수: 24

EP3SL200 200000 LE 80000 ALM 10.4 Mbit Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 24 주
최소: 24
배수: 24

EP3SL200 200000 LE 80000 ALM 10.4 Mbit Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 24 주
최소: 24
배수: 24

EP3SL200 200000 LE 80000 ALM 10.4 Mbit Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 24 주
최소: 24
배수: 24

EP3SL200 200000 LE 80000 ALM 10.4 Mbit Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 24 주
최소: 24
배수: 24

EP3SL200 200000 LE 80000 ALM 10.4 Mbit Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 24 주
최소: 24
배수: 24

EP3SL200 200000 LE 80000 ALM 10.4 Mbit Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 24 주
최소: 24
배수: 24

EP3SL200 200000 LE 80000 ALM 10.4 Mbit Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 24 주
최소: 24
배수: 24

EP3SL200 200000 LE 80000 ALM 10.4 Mbit Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 24 주
최소: 21
배수: 21

EP3SL200 200000 LE 80000 ALM 10.4 Mbit Tray
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
데이터시트
비재고 리드 타임 24 주
최소: 21
배수: 21

EP3SL200 200000 LE 80000 ALM 10.4 Mbit Tray