SoC FPGA Family

Altera SoC FPGAs integrate an Arm-based hard processor system (HPS) consisting of processors, peripherals, and memory interfaces with the FPGA fabric using a high-bandwidth interconnect backbone. The devices combine the performance and power savings of hard intellectual property (IP) with the flexibility of programmable logic. These user-customizable Arm-based SoC FPGAs are ideal for reducing system power, cost, and board size by integrating discrete processors and digital signal processing (DSP) functions into a single FPGA. They differentiate the end product with custom hardware and software and add support for virtually any interface standard or protocol in the FPGA.

집적 회로 - IC의 유형

카테고리 보기 변경
결과: 66
선택 이미지 부품 번호 제조업체 설명 데이터시트 구매 가능 정보 가격 (KRW) 수량에 따라 단가별로 테이블의 결과를 필터링합니다. 수량 RoHS
Altera CPLD - 복합 프로그램 가능 논리 소자
429예상 2026-06-18
최소: 1
배수: 1

Altera FPGA - 필드 프로그래밍 지원 게이트 어레이 비재고 리드 타임 16 주
최소: 60
배수: 60

Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera FPGA - 필드 프로그래밍 지원 게이트 어레이 비재고 리드 타임 16 주
최소: 36
배수: 36

Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
비재고 리드 타임 16 주
최소: 36
배수: 36

Altera FPGA - 필드 프로그래밍 지원 게이트 어레이 비재고 리드 타임 16 주
최소: 36
배수: 36

Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
비재고 리드 타임 16 주
최소: 84
배수: 84

Altera FPGA - 필드 프로그래밍 지원 게이트 어레이 비재고 리드 타임 16 주
최소: 84
배수: 84

Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
비재고 리드 타임 16 주
최소: 84
배수: 84

Altera FPGA - 필드 프로그래밍 지원 게이트 어레이 비재고 리드 타임 16 주
최소: 84
배수: 84

Altera FPGA - 필드 프로그래밍 지원 게이트 어레이 비재고 리드 타임 16 주
최소: 1
배수: 1

Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
비재고 리드 타임 16 주
최소: 36
배수: 36

Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
비재고 리드 타임 16 주
최소: 84
배수: 84

Altera FPGA - 필드 프로그래밍 지원 게이트 어레이 비재고 리드 타임 16 주
최소: 84
배수: 84

Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
비재고 리드 타임 16 주
최소: 84
배수: 84

Altera CPLD - 복합 프로그램 가능 논리 소자 재고 없음
최소: 176
배수: 176

Altera CPLD - 복합 프로그램 가능 논리 소자 재고 없음
최소: 429
배수: 429

Altera CPLD - 복합 프로그램 가능 논리 소자 재고 없음
최소: 429
배수: 429

Altera CPLD - 복합 프로그램 가능 논리 소자 재고 없음
최소: 270
배수: 90

Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
비재고 리드 타임 16 주
최소: 60
배수: 60
없음
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
비재고 리드 타임 16 주
최소: 60
배수: 60
없음
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
비재고 리드 타임 16 주
최소: 60
배수: 60
없음
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
비재고 리드 타임 16 주
최소: 36
배수: 36
없음
Altera FPGA - 필드 프로그래밍 지원 게이트 어레이
비재고 리드 타임 16 주
최소: 36
배수: 36
없음