SHARC® 프로세서

Analog Devices SHARC® 프로세서는 탁월한 코어 및 메모리 성능, 뛰어난 I/O 쓰루풋으로 부동 소숫점 DSP 시장을 평정하였습니다. 이 프로세서는 Super Harvard 아키텍처를 기반으로 하므로 탁월한 코어 및 메모리 성능과 뛰어난 뛰어난 I/O 쓰루풋 능력을 제공합니다. SHARC 프로세서는 대형 메모리 어레이와 애플리케이션별 주변 장치를 통합하여 제품 개발을 단순화하고 및 출시 시간을 단축합니다. 이 프로세서는 자동차, 공정 제어, 모터 제어 애플리케이션에 사용됩니다.

결과: 131
선택 이미지 부품 번호
 제조업체
설명 데이터시트 구매 가능 정보 가격 (KRW) 수량에 따라 단가별로 테이블의 결과를 필터링합니다.
수량 RoHS ECAD 모델 제품
코어
코어 수
최대 클록 주파수
패키지/케이스
프로그램 메모리 크기
데이터 RAM 크기
L1 캐시 명령어 메모리
L1 캐시 데이터 메모리
작동 공급 전압
시리즈
상표명
장착 스타일
최저 작동온도
최고 작동온도
자격
포장
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC 350MHz 100-ld SHARC w/-140dB SRC
데이터시트
비재고 리드 타임 10 주
최소: 90
배수: 90

DSPs SHARC 1 Core 350 MHz LQFP-100 384 kB 1.1 V ADSP-21488 SHARC SMD/SMT - 40 C + 85 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC ADSP-21488 SHARC High Performance SRC
데이터시트
비재고 리드 타임 10 주
최소: 1
배수: 1

DSPs SHARC 1 Core 400 MHz LQFP-176 384 kB 1.1 V ADSP-21488 SHARC SMD/SMT - 40 C + 85 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC 32Bit SHARC DSP LOW COST HAMMERHEAD,3.3V
데이터시트
비재고 리드 타임 10 주
최소: 1
배수: 1

DSPs SHARC 100 MHz BGA-225 128 kB 1.71 V to 1.89 V ADSP-21161N SHARC SMD/SMT - 40 C + 105 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC 32Bit SHARC DSP LOW COST HAMMERHEAD,3.3V
데이터시트
비재고 리드 타임 10 주
최소: 1
배수: 1

DSPs SHARC 1 Core 100 MHz BGA-225 128 kB 1.71 V to 1.89 V ADSP-21161N SHARC SMD/SMT 0 C + 85 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC 32Bit SHARC DSP LOW COST HAMMERHEAD,3.3V
데이터시트
비재고 리드 타임 10 주
최소: 8
배수: 8

DSPs SHARC 100 MHz BGA-225 128 kB 1.71 V to 1.89 V ADSP-21161N SHARC SMD/SMT - 40 C + 125 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC 150 MHz, 32Bit DSP Processor
데이터시트
비재고 리드 타임 10 주
최소: 60
배수: 60

DSPs SHARC 150 MHz LQFP-144 128 kB 1.14 V to 1.26 V ADSP-21261 SHARC SMD/SMT - 40 C + 85 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC 150 MHz, 32Bit DSP Processor.
데이터시트
비재고 리드 타임 10 주
최소: 14
배수: 14

DSPs SHARC 200 MHz BGA-136 256 kB 1.14 V to 1.26 V ADSP-21262 SHARC SMD/SMT - 40 C + 85 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC 200 MHz, 32Bit DSP Processor
데이터시트
비재고 리드 타임 10 주
최소: 1
배수: 1

DSPs SHARC 200 MHz BGA-136 256 kB 1.14 V to 1.26 V ADSP-21262 SHARC SMD/SMT 0 C + 70 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC 2x SHARC, LQFP Package, 450 MHz
데이터시트
비재고 리드 타임 10 주
최소: 40
배수: 40

DSPs SHARC+ 2 Core 500 MHz LQFP-176 2 x 384 kB 1.15 V ADSP-21571 SHARC+ SMD/SMT - 40 C + 85 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC 2x SHARC, LQFP Package, 450 MHz
데이터시트
비재고 리드 타임 10 주
최소: 19
배수: 19

DSPs SHARC+ 2 Core 500 MHz LQFP-176 2 x 384 kB 1.15 V ADSP-21571 SHARC+ SMD/SMT - 40 C + 105 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC 2xSHARC(no ARM&reduced conn)dualDDR,HPCP
데이터시트
비재고 리드 타임 10 주
최소: 13
배수: 13

DSPs SHARC+ 2 Core 500 MHz BGA-349 2 x 640 kB 1.1 V ADSP-21584 SHARC+ SMD/SMT - 40 C + 85 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC 2xSHARC(no ARM&reduced conn)dualDDR,HPCP
데이터시트
비재고 리드 타임 10 주
최소: 15
배수: 15

DSPs SHARC+ 2 Core 500 MHz BGA-349 2 x 640 kB 1.1 V ADSP-21584 SHARC+ SMD/SMT 0 C + 70 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC 2xSHARC(no ARM&reduced conn)dualDDR,HPCP
데이터시트
비재고 리드 타임 10 주
최소: 13
배수: 13

DSPs SHARC+ 2 Core 500 MHz BGA-529 2 x 640 kB 1.1 V ADSP-21587 SHARC+ SMD/SMT 0 C + 70 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC Single-core SHARC+ (w/384KB L1), arm Cortex-A5, 1MB Shared L2, 10/100 Ethernet, 176-LQFP
데이터시트
비재고 리드 타임 10 주
최소: 40
배수: 40

DSPs ARM Cortex A5, SHARC+ 2 Core 450 MHz, 450 MHz LQFP-176 32 kB, 384 kB 32 kB, - 1.1 V ADSP-SC570 SHARC+ SMD/SMT - 40 C + 105 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC Single-core SHARC+ (w/384KB L1), arm Cortex-A5, 1MB Shared L2, 10/100 Ethernet, 176-LQFP
데이터시트
비재고 리드 타임 10 주
최소: 40
배수: 40

DSPs ARM Cortex A5, SHARC+ 2 Core 225 MHz, 450 MHz LQFP-176 32 kB, 384 kB 32 kB, - 1.1 V ADSP-SC570 SHARC+ SMD/SMT - 40 C + 105 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC Single-core SHARC+ (w/384KB L1), arm Cortex-A5, 1MB Shared L2, 10/100 Ethernet, 176-LQFP
데이터시트
비재고 리드 타임 10 주
최소: 40
배수: 40

DSPs ARM Cortex A5, SHARC+ 2 Core 450 MHz, 450 MHz LQFP-176 32 kB, 384 kB 32 kB, - 1.1 V ADSP-SC570 SHARC+ SMD/SMT - 40 C + 105 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC Single-core SHARC+ (w/384KB L1), arm Cortex-A5, 1MB Shared L2, 10/100 Ethernet, 176-LQFP
데이터시트
비재고 리드 타임 10 주
최소: 40
배수: 40

DSPs ARM Cortex A5, SHARC+ 2 Core 225 MHz, 450 MHz LQFP-176 32 kB, 384 kB 32 kB, - 1.1 V ADSP-SC570 SHARC+ SMD/SMT - 40 C + 105 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC Single-core SHARC+ (w/384KB L1), arm Cortex-A5, 1MB Shared L2, 10/100 Ethernet, 176-LQFP
데이터시트
비재고 리드 타임 10 주
최소: 40
배수: 40

DSPs ARM Cortex A5, SHARC+ 2 Core 450 MHz, 450 MHz LQFP-176 32 kB, 384 kB 32 kB, - 1.1 V ADSP-SC570 SHARC+ SMD/SMT - 40 C + 105 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC Single-core SHARC+ (w/384KB L1), arm Cortex-A5, 1MB Shared L2, 10/100 Ethernet, 176-LQFP
데이터시트
비재고 리드 타임 10 주
최소: 40
배수: 40

DSPs ARM Cortex A5, SHARC+ 2 Core 225 MHz, 450 MHz LQFP-176 32 kB, 384 kB 32 kB, - 1.1 V ADSP-SC570 SHARC+ SMD/SMT - 40 C + 105 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC Dual-core SHARC+ (w/768KB L1), arm Cortex-A5, 1MB Shared L2, 10/100 Ethernet, 176-LQFP
데이터시트
비재고 리드 타임 10 주
최소: 19
배수: 19

DSPs ARM Cortex A5, SHARC+ 3 Core 300 MHz, 300 MHz LQFP-176 32 kB, 2 x 384 kB 32 kB, - 1.1 V ADSP-SC571 SHARC+ SMD/SMT - 40 C + 105 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC Dual-core SHARC+ (w/768KB L1), arm Cortex-A5, 1MB Shared L2, 10/100 Ethernet, 176-LQFP
데이터시트
비재고 리드 타임 10 주
최소: 17
배수: 17

DSPs ARM Cortex A5, SHARC+ 3 Core 450 MHz, 450 MHz LQFP-176 32 kB, 2 x 384 kB 32 kB, - 1.1 V ADSP-SC571 SHARC+ SMD/SMT - 40 C + 105 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC Dual-core SHARC+ (w/768KB L1), arm Cortex-A5, 1MB Shared L2, 10/100 Ethernet, 176-LQFP
데이터시트
비재고 리드 타임 10 주
최소: 18
배수: 18

DSPs ARM Cortex A5, SHARC+ 3 Core 300 MHz, 300 MHz LQFP-176 32 kB, 2 x 384 kB 32 kB, - 1.1 V ADSP-SC571 SHARC+ SMD/SMT - 40 C + 105 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC Dual-core SHARC+ (w/768KB L1), arm Cortex-A5, 1MB Shared L2, 10/100 Ethernet, 176-LQFP
데이터시트
비재고 리드 타임 10 주
최소: 16
배수: 16

DSPs ARM Cortex A5, SHARC+ 3 Core 450 MHz, 450 MHz LQFP-176 32 kB, 2 x 384 kB 32 kB, - 1.1 V ADSP-SC571 SHARC+ SMD/SMT - 40 C + 105 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC Dual-core SHARC+ (w/768KB L1), arm Cortex-A5, 1MB Shared L2, 10/100 Ethernet, 176-LQFP
데이터시트
비재고 리드 타임 10 주
최소: 40
배수: 40

DSPs ARM Cortex A5, SHARC+ 3 Core 300 MHz, 300 MHz LQFP-176 32 kB, 2 x 384 kB 32 kB, - 1.1 V ADSP-SC571 SHARC+ SMD/SMT - 40 C + 105 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC Dual-core SHARC+ (w/768KB L1), arm Cortex-A5, 1MB Shared L2, 10/100 Ethernet, 176-LQFP
데이터시트
비재고 리드 타임 10 주
최소: 19
배수: 19

DSPs ARM Cortex A5, SHARC+ 3 Core 450 MHz, 450 MHz LQFP-176 32 kB, 2 x 384 kB 32 kB, - 1.1 V ADSP-SC571 SHARC+ SMD/SMT - 40 C + 105 C Tray