Analog Devices Inc. ADSP-SC571 시리즈 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC

결과: 9
선택 이미지 부품 번호
 제조업체
설명 데이터시트 구매 가능 정보 가격 (KRW) 수량에 따라 단가별로 테이블의 결과를 필터링합니다.
수량 RoHS ECAD 모델 제품
코어
코어 수
최대 클록 주파수
패키지/케이스
L1 캐시 명령어 메모리
L1 캐시 데이터 메모리
작동 공급 전압
시리즈
상표명
장착 스타일
최저 작동온도
최고 작동온도
포장
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC Dual-core SHARC+ (w/768KB L1), arm Cortex-A5, 1MB Shared L2, 10/100 Ethernet, 176-LQFP
데이터시트
42재고 상태
최소: 1
배수: 1

DSPs ARM Cortex A5, SHARC+ 3 Core 500 MHz LQFP-176 32 kB, 2 x 384 kB 32 kB, - 1.15 V ADSP-SC571 SHARC+ SMD/SMT - 40 C + 85 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC Dual-core SHARC+ (w/768KB L1), arm Cortex-A5, 1MB Shared L2, 10/100 Ethernet, 176-LQFP
데이터시트
40재고 상태
최소: 1
배수: 1

DSPs ARM Cortex A5, SHARC+ 3 Core 500 MHz 32 kB, 2 x 384 kB 32 kB, - 1.1 V ADSP-SC571 SHARC+ SMD/SMT - 40 C + 105 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC Dual-core SHARC+ (w/768KB L1), arm Cortex-A5, 1MB Shared L2, 10/100 Ethernet, 176-LQFP
데이터시트
17재고 상태
최소: 1
배수: 1

DSPs ARM Cortex A5, SHARC+ 3 Core 500 MHz 32 kB, 2 x 384 kB 32 kB, - 1.1 V ADSP-SC571 SHARC+ SMD/SMT - 40 C + 105 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC Dual-core SHARC+ (w/768KB L1), arm Cortex-A5, 1MB Shared L2, 10/100 Ethernet, 176-LQFP
데이터시트
비재고 리드 타임 10 주
최소: 19
배수: 19

DSPs ARM Cortex A5, SHARC+ 3 Core 300 MHz, 300 MHz LQFP-176 32 kB, 2 x 384 kB 32 kB, - 1.1 V ADSP-SC571 SHARC+ SMD/SMT - 40 C + 105 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC Dual-core SHARC+ (w/768KB L1), arm Cortex-A5, 1MB Shared L2, 10/100 Ethernet, 176-LQFP
데이터시트
비재고 리드 타임 10 주
최소: 17
배수: 17

DSPs ARM Cortex A5, SHARC+ 3 Core 450 MHz, 450 MHz LQFP-176 32 kB, 2 x 384 kB 32 kB, - 1.1 V ADSP-SC571 SHARC+ SMD/SMT - 40 C + 105 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC Dual-core SHARC+ (w/768KB L1), arm Cortex-A5, 1MB Shared L2, 10/100 Ethernet, 176-LQFP
데이터시트
비재고 리드 타임 10 주
최소: 18
배수: 18

DSPs ARM Cortex A5, SHARC+ 3 Core 300 MHz, 300 MHz LQFP-176 32 kB, 2 x 384 kB 32 kB, - 1.1 V ADSP-SC571 SHARC+ SMD/SMT - 40 C + 105 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC Dual-core SHARC+ (w/768KB L1), arm Cortex-A5, 1MB Shared L2, 10/100 Ethernet, 176-LQFP
데이터시트
비재고 리드 타임 10 주
최소: 16
배수: 16

DSPs ARM Cortex A5, SHARC+ 3 Core 450 MHz, 450 MHz LQFP-176 32 kB, 2 x 384 kB 32 kB, - 1.1 V ADSP-SC571 SHARC+ SMD/SMT - 40 C + 105 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC Dual-core SHARC+ (w/768KB L1), arm Cortex-A5, 1MB Shared L2, 10/100 Ethernet, 176-LQFP
데이터시트
비재고 리드 타임 10 주
최소: 40
배수: 40

DSPs ARM Cortex A5, SHARC+ 3 Core 300 MHz, 300 MHz LQFP-176 32 kB, 2 x 384 kB 32 kB, - 1.1 V ADSP-SC571 SHARC+ SMD/SMT - 40 C + 105 C Tray
Analog Devices 디지털 신호 프로세서 및 컨트롤러 - DSP, DSC Dual-core SHARC+ (w/768KB L1), arm Cortex-A5, 1MB Shared L2, 10/100 Ethernet, 176-LQFP
데이터시트
비재고 리드 타임 10 주
최소: 19
배수: 19

DSPs ARM Cortex A5, SHARC+ 3 Core 450 MHz, 450 MHz LQFP-176 32 kB, 2 x 384 kB 32 kB, - 1.1 V ADSP-SC571 SHARC+ SMD/SMT - 40 C + 105 C Tray