Altera SoC FPGA

결과: 1,823
선택 이미지 부품 번호
 제조업체
설명 데이터시트 구매 가능 정보 가격 (KRW) 수량에 따라 단가별로 테이블의 결과를 필터링합니다.
수량 RoHS 장착 스타일
패키지/케이스
코어
코어 수
최대 클록 주파수
L1 캐시 명령어 메모리
L1 캐시 데이터 메모리
데이터 RAM 크기
논리 소자 수
적응형 로직 모듈 - ALM
내장 메모리
I/O 수
작동 공급 전압
최저 작동온도
최고 작동온도
Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

SMD/SMT UBGA-672 ARM Cortex A9 2 Core 925 MHz 2 x 32 kB 2 x 32 kB 110000 LE 41910 ALM 5.44 Mbit 145 I/O 1.1 V 0 C + 85 C
Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

SMD/SMT UBGA-672 ARM Cortex A9 2 Core 925 MHz 2 x 32 kB 2 x 32 kB 110000 LE 41910 ALM 5.44 Mbit 145 I/O 1.1 V 0 C + 85 C
Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

SMD/SMT UBGA-672 ARM Cortex A9 2 Core 925 MHz 2 x 32 kB 2 x 32 kB 110000 LE 41910 ALM 5.44 Mbit 145 I/O 1.1 V 0 C + 85 C
Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

SMD/SMT UBGA-672 ARM Cortex A9 2 Core 925 MHz 2 x 32 kB 2 x 32 kB 110000 LE 41910 ALM 5.44 Mbit 145 I/O 1.1 V - 40 C + 100 C
Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 27
배수: 27

SMD/SMT FBGA-896 ARM Cortex A9 2 Core 925 MHz 2 x 32 kB 2 x 32 kB 110000 LE 41910 ALM 5.44 Mbit 288 I/O 1.1 V - 40 C + 125 C
Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 27
배수: 27

SMD/SMT FBGA-896 ARM Cortex A9 2 Core 925 MHz 2 x 32 kB 2 x 32 kB 110000 LE 41910 ALM 5.44 Mbit 288 I/O 1.1 V 0 C + 85 C
Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 27
배수: 27

SMD/SMT FBGA-896 ARM Cortex A9 2 Core 925 MHz 2 x 32 kB 2 x 32 kB 110000 LE 41910 ALM 5.44 Mbit 288 I/O 1.1 V 0 C + 85 C
Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 216
배수: 27
SMD/SMT FBGA-896 ARM Cortex A9 2 Core 925 MHz 2 x 32 kB 2 x 32 kB 110000 LE 41910 ALM 5.44 Mbit 288 I/O 1.1 V - 40 C + 100 C
Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 1
배수: 1

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 1
배수: 1

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 1
배수: 1

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 1
배수: 1

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 1
배수: 1
Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 1
배수: 1
Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 1
배수: 1
Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60