Lattice MachXO2 반도체

반도체의 유형
카테고리 보기 변경
선택 이미지 부품 번호
 제조업체
설명 데이터시트 구매 가능 정보 가격 (KRW) 수량에 따라 단가별로 테이블의 결과를 필터링합니다.
수량 RoHS
Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 2112 LUTs 207 IO 3.3V 5 Spd
데이터시트
비재고 리드 타임 24 주
최소: 90
배수: 90

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 2112 LUTs 207 IO 3.3V 6 Spd
데이터시트
비재고 리드 타임 24 주
최소: 90
배수: 90

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 2112 LUTs 207 IO 3.3V 6 Spd
데이터시트
비재고 리드 타임 24 주
최소: 90
배수: 90

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 2112 LUTs 279 IO 3.3V 5 Spd
데이터시트
비재고 리드 타임 32 주
최소: 60
배수: 60

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 2112 LUTs 279 IO 3.3V 5 Spd
데이터시트
비재고 리드 타임 32 주
최소: 60
배수: 60

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 2112 LUTs 279 IO 3.3V 6 Spd
데이터시트
비재고 리드 타임 32 주
최소: 60
배수: 60

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 2112 LUTs 279 IO 3.3V 6 Spd
데이터시트
비재고 리드 타임 32 주
최소: 60
배수: 60

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 2112 LUTs 279 IO 3.3V 4 Spd
데이터시트
비재고 리드 타임 24 주
최소: 60
배수: 60

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 2112 LUTs 279 IO 3.3V 4 Spd
데이터시트
비재고 리드 타임 24 주
최소: 60
배수: 60

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 2112 LUTs 279 IO 3.3V 5 Spd
데이터시트
비재고 리드 타임 24 주
최소: 60
배수: 60

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 2112 LUTs 279 IO 3.3V 5 Spd
데이터시트
비재고 리드 타임 24 주
최소: 60
배수: 60

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 2112 LUTs 279 IO 3.3V 6 Spd
데이터시트
비재고 리드 타임 24 주
최소: 60
배수: 60

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 2112 LUTs 279 IO 3.3V 6 Spd
데이터시트
비재고 리드 타임 24 주
최소: 60
배수: 60

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 2112 LUTs 207 IO 1.2V 1 Spd
데이터시트
비재고 리드 타임 16 주
최소: 90
배수: 90

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 2112 LUTs
데이터시트
비재고 리드 타임 16 주
최소: 5,000
배수: 5,000
릴: 5,000

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 2112 LUTs 207 IO 1.2V 2 Spd
데이터시트
비재고 리드 타임 16 주
최소: 90
배수: 90

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 2112 LUTs 207 IO 1.2V 2 Spd
데이터시트
비재고 리드 타임 16 주
최소: 90
배수: 90

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 2112 LUTs 207 IO 1.2V 3 Spd
데이터시트
비재고 리드 타임 16 주
최소: 90
배수: 90

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 2112 LUTs 207 IO 1.2V 3 Spd
데이터시트
비재고 리드 타임 16 주
최소: 90
배수: 90

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 256 LUTs 56 I/O 3.3V 5 SPEED
데이터시트
비재고 리드 타임 24 주
최소: 360
배수: 360

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 256 LUTs 45 I/O 3.3V 5 SPEED
데이터시트
비재고 리드 타임 24 주
최소: 490
배수: 490

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 256 LUTs 45 I/O 3.3V 5 SPEED
데이터시트
비재고 리드 타임 24 주
최소: 490
배수: 490

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 256 LUTs 56 I/O 3.3V 6 SPEED
데이터시트
비재고 리드 타임 24 주
최소: 360
배수: 360

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 256 LUTs 56 I/O 3.3V 6 SPEED
데이터시트
비재고 리드 타임 24 주
최소: 360
배수: 360

Lattice FPGA - 필드 프로그래밍 지원 게이트 어레이 256 LUTs 56 I/O 3.3V 6 SPEED
데이터시트
비재고 리드 타임 24 주
최소: 90
배수: 90