Agilex™ 5 FPGA 및 SoC

Altera Agilex™ 5 FPGA 및 SoC는 고성능, 저전력, 소형 폼 팩터 및 낮은 논리 밀도가 필요한 광범위한 애플리케이션에 사용됩니다. Agilex 5 장치는 고효율 AI(인공 지능) 및 DSP(디지털 신호 처리) 기능을 제공하는 AI 테스터 블록과 함께 향상된 DSP가 특징입니다. 이중 Arm® Cortex-A76 코어와 이중 Cortex-A55 코어로 구성된 비대칭 애플리케이션 프로세서 시스템은 워크 로드의 성능 및 전력 효율을 최적화할 수 있습니다.

결과: 502
선택 이미지 부품 번호
 제조업체
설명 데이터시트 구매 가능 정보 가격 (KRW) 수량에 따라 단가별로 테이블의 결과를 필터링합니다.
수량 RoHS 장착 스타일
패키지/케이스
코어
코어 수
최대 클록 주파수
L1 캐시 명령어 메모리
L1 캐시 데이터 메모리
데이터 RAM 크기
논리 소자 수
I/O 수
작동 공급 전압
최저 작동온도
최고 작동온도
Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60

Altera SoC FPGA
데이터시트
비재고 리드 타임 16 주
최소: 60
배수: 60