Analog Devices Inc. AD6684 135MHz 쿼드 IF 수신기
Analog Devices Inc. AD6684 135MHz 쿼드 IF 수신기는 14비트, 500MSPS ADC 4개와 여러 디지털 처리 블록으로 구성되어 있습니다. 디지털 처리 블록은 광대역 DDC 4개, NSR 및 VDR 모니터링 기능을 포함하고 있습니다.
쿼드 ADC 코어는 출력 오류 수정 로직이 통합되어 있는 다중단계, 차동 파이프라인 방식의 아키텍처를 사용합니다. 각 ADC는 다양한 사용자 선택 가능한 입력 범위를 지원하는 넓은 대역폭이 특징입니다. 사용자는 SPI 프로그래밍 가능 프로파일을 통해 DDC, NSR 및 VDR 모드에서 AD6684 수신기를 작동할 수 있습니다. ADC 데이터 출력부의 각 쌍은 크로스바 멀티플렉서를 사용하여 두 개의 DDC에 연결합니다. 각각의 DDC는 48비트 주파수 변환기, NCO 및 최대 4개의 하프 밴드 데시메이션 필터를 포함하여 최대 5개의 케스케이드 방식 신호 처리단으로 구성됩니다. ADC 출력부는 NSR 블록에 연결됩니다. AD6684의 집적 NSR 회로는 9비트 출력 분해능을 유지하면서 Nyquist 대역폭 내에서 더 작은 주파수 대역에서 향상된 SNR 성능을 제공합니다.
또한, 사용자는 Subclass 1 JESD204B 기반 고속 직렬 출력부의 레인 한 개 또는 두 개에 대한 IF 수신기 출력부의 각 쌍을 구성할 수 있습니다. SYSREF±, SYNCINB±AB 및 SYNCINB±CD 입력 핀은 다중 장치 동기화를 지원합니다.
AD6684의 온칩 버퍼와 샘플/홀드 회로 덕분에 저전력 작동, 작은 크기 및 사용 편의성을 실현할 수 있습니다. AD6684 135MHz 쿼드 IF 수신기는 전체적으로 최대 1.4GHz의 샘플링 아날로그 신호를 사용하는 통신 애플리케이션에 매우 적합한 장치로 설계되어 있습니다.
특징
- JESD204B(서브 클래스 1) 직렬 디지털 출력 코드화 최대 15Gbps의 레인 속도
- 아날로그-디지털 컨버터(ADC) 채널 당 500MSPS420mW에서 1.68W 총 전력
- SFDR = 305MHz에서 82dBFS(1.8Vp-p 입력 범위)
- SNR = 305MHz에서 66.8dBFS(1.8Vp-p 입력 범위)
- 잡음 밀도 = −151.5dBFS/Hz(1.8Vp-p 입력 범위)
- 아날로그 입력 버퍼
- 소신호 선형성 개선을 위한 온칩 디더링
- 유연한 차동 입력 범위: 1.14~2.16Vp-p(공칭 1.80Vp-p)
- 채널 절연/혼선: 82dB
- 0.975V, 1.8V 및 2.5V DC 전원 작동
- 주 수신기를 위한 NSR(Noise shaping requantizer) 옵션
- DPD(디지털 전치 왜곡)를 위한 VDR(가변 다이내믹 레인지) 옵션
- 4개의 통합 광대역 디지털 다운 컨버터(DDC) 48비트 수치 제어 발진기(NCO), 최대 4개의 케스케이드 절반 대역 필터
- 아날로그 입력 최대 출력 대역폭: 1.4GHz
- 효율적인 AGC(자동 이득 제어) 구현용 진폭 감지 비트
- 차동 클록 입력
- 정수 클록은 1, 2, 4 또는 8로 분리됨
- 온칩 온도 다이오드
- 유연한 JESD204B 레인 구성
애플리케이션
- 통신
- 다이버시티 다중 대역, 다중 모드 디지털 수신기
- 3G/4G, W-CDMA, GSM, LTE, LTE-A
- HFC 디지털 역방향 경로 수신기
- 디지털 전치 왜곡 관찰 경로
- 다목적 소프트웨어 무선 장치
기능 블록 선도
평가 보드
Analog Devices Inc. AD6684-500EBZ 평가 보드
다양한 모드와 구성에서 AD6684 수신기를 작동하는 데 필요한 지원 회로를 제공합니다.
Analog Devices Inc. ADS7-V2EBZ ADS7-V2EBZ High Speed Evaluation Board
Supports evaluation of ADI high-speed A/D converters, D/A converters, & transceivers.