브라우저에서 자바스크립트를 사용하지 않도록 설정한 것으로 보입니다. 로그인하지 않으면 이 페이지의 일부 기능이 작동하지 않습니다.

CD74AC164PWR

Name: Texas Instruments CD74AC164PWR
Brand: Texas Instruments
SKU: 595-CD74AC164PWR
Price: 2219 KRW
Availability: InStock

이미지는 참조용으로만 사용하십시오
제품 사양을 참조하세요

Mouser 번호:

595-CD74AC164PWR

제조업체 번호:

CD74AC164PWR

제조업체:

Texas Instruments

설명:

카운터 쉬프트 레지스터 8-Bit Serial-In/Para llel-Out Shift Regis

라이프사이클:

신제품:

이 제조업체의 새로운 제품입니다.

데이터시트:

CD74AC164PWR 데이터시트

ECAD 모델:

무료 라이브러리 로더를 다운로드하여 이 파일을 ECAD 도구용으로 변환하십시오. ECAD 모델에 대해 자세히 알아보기

추가 정보

Texas Instruments CD74AC164PWR에 대해 자세히 알아보십시오.

재고 상태: 2,925

재고:: 2,925 즉시 배송 가능

예기치 않은 오류가 발생했습니다. 나중에 다시 시도하십시오.
공장 리드 타임:: 12 주 표시된 것보다 많은 수량에 대한 추정 공장 생산 시간입니다.

수량 입력:

최소: 1 배수: 1

단가:

₩-

합계:

₩-

예상 관세:

가격 (KRW)

수량	단가	합계
	₩2,219.2	₩2,219
	₩1,356.3	₩13,563
	₩1,140.3	₩28,508
	₩864.3	₩86,430
	₩747.5	₩186,875
	₩655.5	₩327,750
	₩589.8	₩589,800
전체 릴(3000의 배수로 주문)
	₩505.2	₩1,515,600
	₩439.5	₩2,637,000

.hidden-for-nojs { display: none; } .pull-right-nojs { justify-content: flex-end; }

제품 속성	속성 값	속성 선택
제조업체:	Texas Instruments
제품 카테고리:	카운터 쉬프트 레지스터
RoHS:
계수기 타입:	Serial-In, Parallel-Out
계수 순서:	Serial to Parallel
회로 수:	8 Circuit
비트 수:	8 bit
패키지/케이스:	TSSOP-14
로직 제품군:	AC
로직 타입:	Shift Register
입력 라인 수:	4 Input
출력 타입:	Push-Pull
전파 지연 시간:	6 ns
공급 전압 - 최소:	1.5 V
공급 전압 - 최대:	5.5 V
최저 작동온도:	- 55 C
최고 작동온도:	+ 125 C
포장:	Reel
포장:	Cut Tape
브랜드:	Texas Instruments
고수준 출력 전류:	- 24 mA
입력 타입:	CMOS
저수준 출력 전류:	24 mA
장착 스타일:	SMD/SMT
출력 라인 수:	8 Output
작동 공급 전압:	1.5 V to 5.5 V
제품:	Shift Registers
제품 유형:	Counter Shift Registers
리셋 유형:	Asynchronous
시리즈:	CD74AC164
팩토리 팩 수량:	3000
하위 범주:	Logic ICs
트리거링 유형:	Rising Edge

제품을 찾음:

유사 제품을 표시하려면 확인란을 하나 이상 선택하십시오.

이 카테고리에 유사 제품을 표시하려면 확인란을 하나 이상 선택하십시오.

속성 선택됨: 0

문서 필터:

데이터시트

CD74AC164PWR 데이터시트

이 기능을 활성화하려면 자바스크립트가 필요합니다.

CNHTS:: 8542399000
USHTS:: 8542390090
TARIC:: 8542319000
MXHTS:: 8542399999
ECCN:: EAR99

CD74AC164/CD74ACT1648비트 SIPO 시프트 레지스터

Texas InstrumentsCD74AC164/CD74ACT1648비트 SIPO 시프트 레지스터에는 AND 게이트와 비동기 클리어(CLR)를 통해 연결된 두 개의 직렬 입력(A 및 B)이 있습니다. 이 장치는 입력 데이터 라인을 높게 설정하려면 A와 B 모두에서 높은 신호가 필요하며, 데이터 라인을 낮게 설정하려면 어느 한쪽에서 낮은 신호가 필요합니다. 최소 설정 시간 요건을 충족하는 경우 CLK가 높거나 낮은 상태에서 A와 B의 데이터를 변경할 수 있습니다.