66AK2G12ABYA60
이미지는 참조용으로만 사용하십시오
제품 사양을 참조하세요
제품 사양을 참조하세요
595-66AK2G12ABYA60
66AK2G12ABYA60
제조업체:
설명:
디지털 신호 프로세서 및 컨트롤러 - DSP, DSC High performance mul ticore DSP+Arm - 1x
디지털 신호 프로세서 및 컨트롤러 - DSP, DSC High performance mul ticore DSP+Arm - 1x
데이터시트:
재고 상태: 2
-
재고:
-
2 즉시 배송 가능예기치 않은 오류가 발생했습니다. 나중에 다시 시도하십시오.
-
공장 리드 타임:
-
18 주 표시된 것보다 많은 수량에 대한 추정 공장 생산 시간입니다.
2을(를) 초과하는 수량에 대해서는 최소 주문 요구사항이 적용됩니다.
본 제품의 배송비는 무료
가격 (KRW)
| 수량 | 단가 |
합계
|
|---|---|---|
| ₩120,812.4 | ₩120,812 | |
| ₩100,418 | ₩1,004,180 | |
| ₩91,404.8 | ₩2,285,120 | |
| ₩89,717.6 | ₩10,766,112 | |
| 300 | 견적 |
데이터시트
Application Notes
- 66AK2G12 Power Estimation Tool
- 66AK2G12 Power Consumption Summary
- 66AK2G1x: EVMK2GX General-Purpose EVM Power Distribution Network Analysis
- 66AK2Gx Schematic Checklist (Rev. A)
- DDR3 Design Requirements for KeyStone Devices (Rev. C)
- Hardware Design Guide for KeyStone II Devices
- High-Speed Interface Layout Guidelines (Rev. H)
- How to Migrate CCS 3.x Projects to the Latest CCS (Rev. A)
- Industrial Communication Protocols Supported on Sitara Processors (Rev. D)
- Industrial Communication Protocols Supported on Sitara™ Processors (Rev. C)
- Introduction to TMS320C6000 DSP Optimization
- Keystone Error Detection and Correction EDC ECC
- Keystone Error Detection and Correction EDC ECC (Rev. A)
- Keystone II DDR3 Debug Guide
- Keystone II DDR3 Initialization
- KeyStone II DDR3 interface bring-up
- Processor SDK RTOS Audio Benchmark Starter Kit
- PRU-ICSS Feature Comparison (Rev. D)
- PRU-ICSS Feature Comparison (Rev. E)
- SERDES Link Commissioning on KeyStone I and II Devices
- TI DSP Benchmarking
- Using DSPLIB FFT Implementation for Real Input and Without Data Scaling
Images
Product Catalogs
- CNHTS:
- 8542399000
- CAHTS:
- 8542310000
- USHTS:
- 8542310035
- TARIC:
- 8542319000
- ECCN:
- 5A992.C
